Re: [問題] Hspice

看板Electronics作者 (╮(′~‵〞)╭)時間18年前 (2008/01/21 23:09), 編輯推噓1(104)
留言5則, 1人參與, 最新討論串2/4 (看更多)
※ 引述《dododog1983 (╮(′~‵〞)╭)》之銘言: : **error** (e:\abc\trace2.sp:12) difficulty in reading input : 這是代表那裡出了問題呢? : 能否給點建議? : 謝謝 : http://www.mediafire.com/?6s1xtosvgb6 : 麻煩一下囉 這是.SP檔 嗯嗯 還有幾個問題 1. 其實這是從ads轉出來的...不用pspice的原因是我的元件重覆太多 pspice好像不會自動重新命名?? 還是有方法可以讓它自動重新命名? 2. 再來就是ads 模擬暫態時..出現下面這個error internal timestep too small in transient analysis ads可以改變它的收斂性嗎?? ~~感謝~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.117.167.28

01/22 02:39, , 1F
不收斂的原因有很多種 可能是accuracy訂太高
01/22 02:39, 1F

01/22 02:39, , 2F
那就要改runlvl(新版才有)或者其他設定
01/22 02:39, 2F

01/22 02:40, , 3F
有時候是因為有兩個ideal element同時drive一個node
01/22 02:40, 3F

01/22 02:40, , 4F
而那個node有conflict 這樣子就算改accuracy也沒用
01/22 02:40, 4F

01/22 02:41, , 5F
第二個狀況 在套用veriloga或者model其他原件時最會發生
01/22 02:41, 5F
文章代碼(AID): #17bBMM4f (Electronics)
討論串 (同標題文章)
本文引述了以下文章的的內容:
問題
2
5
完整討論串 (本文為第 2 之 4 篇):
問題
4
21
問題
2
5
文章代碼(AID): #17bBMM4f (Electronics)