[問題] 電路layout noise
小弟本身不是電子電機科系
指導教授也只是做理論研究的
不過因為要量測些物理現象
只好投入心力去做感測器的開發
雖然看了很多layout的注意事項
但小弟對這方面仍不是很了解
加上指導教授也不懂
經費有限
所以每次洗板子都戰戰兢兢的
就怕哪個小東西沒注意到
下次要重洗又不知道何時了
而現在遇到noise和EMC的問題更是頭大
沒有經驗根本摸不著頭緒
analog switch造成的noise也不知道該怎麼解決
(註:用CPLD產生20k Hz的訊號控制analog switch
並S/H量測的訊號)
想請問是否有模擬軟體可以模擬PCB layout的好壞
(noise及EMC)
或者
lay好的板子能經由什麼樣的測試知道下次哪邊該改進呢
(以及該怎麼改進?)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.134.134.32
推
01/03 23:50, , 1F
01/03 23:50, 1F
推
01/03 23:56, , 2F
01/03 23:56, 2F
推
01/04 01:01, , 3F
01/04 01:01, 3F
→
01/04 01:03, , 4F
01/04 01:03, 4F
→
01/04 01:04, , 5F
01/04 01:04, 5F
→
01/04 01:05, , 6F
01/04 01:05, 6F
推
01/04 02:08, , 7F
01/04 02:08, 7F
推
01/04 10:40, , 8F
01/04 10:40, 8F
→
01/04 10:43, , 9F
01/04 10:43, 9F
→
01/04 10:45, , 10F
01/04 10:45, 10F
→
01/04 10:48, , 11F
01/04 10:48, 11F
推
01/04 10:59, , 12F
01/04 10:59, 12F
討論串 (同標題文章)
以下文章回應了本文 (最舊先):
完整討論串 (本文為第 1 之 3 篇):