[數位] RTL code使用synthesis script

看板Electronics作者 (微笑待人)時間18年前 (2007/12/10 13:14), 編輯推噓1(101)
留言2則, 1人參與, 最新討論串1/5 (看更多)
其中一開始要引入所有的*.v檔, 所以有一行指令是 analyze -library WORK -format verilog {*.v} 後面大括弧是包含所有的*.v檔 但是我的檔案有100多個 其中我在做RTL simulation的時候,是寫了一個*.f檔,在 *.f檔裡寫下所有檔案的路徑,我想請教script有類似的方 法可以使用嗎?? 不然真的要key 100多個檔案路徑嗎?? 或是有什麼比較好的方法去引入這麼大量的檔案...? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.114.25.119

12/11 01:32, , 1F
你是在做整個system整合嗎,不然怎麼會一次用到100多個
12/11 01:32, 1F

12/11 01:35, , 2F
此外,那些*.v檔案不是可以直接include就好了
12/11 01:35, 2F
文章代碼(AID): #17NCjJCS (Electronics)
討論串 (同標題文章)
文章代碼(AID): #17NCjJCS (Electronics)