[電子] 使用hspice調op有可能做到那麼好嗎？

看板Electronics作者cpt (Obstacle 1)時間18年前 (2007/12/10 02:55)推噓8(8推 0噓 6→)

留言14則, 10人參與討論串2/2 (看更多)

※ 引述《lonewolf1035 (現在綽號~~~國手...XD)》之銘言： : 最近因為final project的需要 : 需要一顆power < 10mw，gain > 55db，ft> 1Ghz，phase margin 70～75度的op : 我是使用.35製程，選擇一般常見的two-stage fully-differencial op，CL＝2pf : 目前調整到gain＝52.76db，ft＝430Mhz，phase margin 17度（有頻率補償，Cc＝1pf） : 感覺要再把頻寬跟phase margin往上調的話電流會非常的大 : 每個mos的size跟總共消耗的power也大的誇張 : 請問有人有這方面的經驗或訣竅嗎？？ : 或是要選擇其他形式的op來做？？ : 先謝謝大家的回答～～哈哈, 看來我們修的是類似的課不過我們是 mid-term project 做 pipeline MDAC stage spec 一樣是 12-bit, 100MHz, 不過用的是 90nm CMOS fullscale 只有 1V, 為了降低 thermal noise 只好用 3pF sampling cap opamp spec 是 ft>600MHz 就夠用但問題卡在 slew rate 要很高 (因為 closed loop load 很大) 以及 Vdd 低導致 swing 不太夠所以勢必得用 2 stage (folded cascode + common source) 至於 phase margin (closed loop) 則未必要到 70~75 度那麼高我的 opamp optimal settling 是在 PM = 55 度跑 FFT 得到的 SFDR 也能達到 > 11-bit ENOB (這要配合 sampling switch 加上 bootstrap) 功率消耗大約是 16mW 建議你可以參考看看 Abo/Paul Grey 的這篇: http://kabuki.eecs.berkeley.edu/~abo/papers/jssc99.pdf 另外 Johns/Martin 那本類比書也很有用我自己的感覺是比 Razavi 那本實用 XD -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 128.237.225.175

→

yderee

12/10 03:48, , 1^F

12/10 03:48, 1^F

推

TroyLee

12/10 04:21, , 2^F

12/10 04:21, 2^F

→

cpt

12/10 06:23, , 3^F

12/10 06:23, 3^F