[問題] 數位電路

看板Electronics作者ohya74921 (猴子)時間18年前 (2007/07/28 23:55)推噓3(3推 0噓 2→)

留言5則, 3人參與討論串1/3 (看更多)

想問一下一些電子學裡面數位積體電路設計的一些問題當我們要以CMOS去產生一個邏輯電路會有 Pull-up & Pull-donw network 兩個區塊。我在看書上的 "元件尺寸設計" 這裡卡住了，書上的設計目標寫說：使CMOS閘電路在兩個方向(PUN & PDN) 中，均能提供相等的最小電流驅動能力，亦即 Kp.eq = Kn.eq 此處的最小電流驅動能力是指串聯的MOS均需ON 並聯的MOS一個ON即可 -- 不知道是不是我理解力太差，卡在這裡好久... 他的最小電流驅動"能力"是指輸入嗎？有高手能點醒我嗎？XD 萬分感謝... -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 211.74.72.12

推

horsemelon

07/29 00:04, , 1^F

07/29 00:04, 1^F

推

cpt

07/29 00:07, , 2^F

07/29 00:07, 2^F

→

cpt

07/29 00:09, , 3^F

07/29 00:09, 3^F