Re: [問題] 關於MOS的size設計

看板Electronics作者 (水精靈)時間18年前 (2007/05/25 23:32), 編輯推噓1(100)
留言1則, 1人參與, 最新討論串2/2 (看更多)
※ 引述《jingwoei (瑋)》之銘言: : 請問在設計MOS的W/L時 : 是否要找一個MOS的size當作unit,比如1u/0.36u : 然後大size的MOS都用這個unit並聯, : 請問這種方式正確嗎? : 或者是不用unit,直接設定要的size就好? : 請問哪種方法比較好呢? : 謝謝大家:) 用不用unit的cell,要依電路特性,好比像OP的差動對(differential pair)或是 電流鏡(current mirror)之類的,組成該電路的電晶體都會需要用同樣size的cell 或是某個倍數去實現。 如果是純邏輯的N MOS與PMOS的size,那就用你所講的方式,反正只要能分得出0或1 就可以。 不過,用這種方式,另一個考慮的要素就是size,這樣的作法,整體會比較佔面積。 好像是,你可以用metal option的方式,決定日後在debug發現有錯,或是決定想要 增減電晶體數目的方式,就比較方便了。 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 218.187.9.115

05/25 23:42, , 1F
在最上面的連線層將元件源極連接...將來可做laser cut切斷
05/25 23:42, 1F
文章代碼(AID): #16Lm6WBH (Electronics)
討論串 (同標題文章)
文章代碼(AID): #16Lm6WBH (Electronics)