Re: [問題] triple well nmos
※ 引述《qwnba (LALA)》之銘言：
: 請問一下 triple well nmos 與 一般的 nmos 特性上有什麼不同
: 應用在那方面？
: 謝謝
1.先說應用方面，用在有負電壓輸入/輸出的元件，像Flash或是EERPOM這類的記憶體。
或是其他會使用到負電壓的裝置。
2.特性上差異在於只是在一般的p-substrate上多implant一個nwell，
ex: p-well / n-well / p-strate
我們用反相器的電路來說明當我們需外加一負壓時所遇到的狀況。
下圖只示意inverter的MOS部份。在剖面上，他們全都是位於一個p-strate上。
(請自行想像各有一個的PMOS, NMOS, Triple NMOS彼此排排坐，
並注意相鄰p-n接面間的順向或反向偏壓問題)
(1)使用Triple well製程
(Source,接Vcc)
╴︳
G 。╣─ (PMOS，G輸入控制訊號)
▔︳
D (drain端是輸出 )
╴︳
G ╣==== 一條是給substrate接source;一條是nwell,接Vcc
▔︳
S ( source端灌負電壓)
如果要在D端能得到一負電壓，此時，我們可以直接用一個triple well的NMOS
從S端直接灌一個負電壓進來。Source與Substrate之間不會有p-n junction forward
bias的問題。
(2) 不用Triple well製程
如果不想用triple的製程，同樣的情形，如果要在輸出端也能得到一負電壓，
那麼此時就必須插入一個pmos以防止從輸出端與NMOS的Drain形成forward bias;
另一方面,，負電壓則要透過一pmos-connected diode從別得地方進來。
兩方比較,用triple well省了兩顆transistor(這兩顆電晶體可是HV的MOS，而且
也許是大size的，因為這個負電壓可能有好幾伏或是要去驅動下一級電路)
。 ﹁
== ｜
D(Drain, 接Vcc) ╴╴╴╴︳ ︳╴╴╴╴ (負壓輸入)
╴︳
G 。╣─ (PMOS，G端與NMOS的G端相連)
▔︳
︳ 。 ﹁
︳(輸出端) == ｜
︳╴╴╴╴︳ ︳╴╴╴╴ (負壓輸入)
╴︳
G1。╣─ (PMOS，G1輸入控制訊號)
▔︳
︳
╴︳
G ╣ ﹁ (NMOS)
▔︳
S ( Source, 接地)
ps.XD...圖畫的真辛苦。...
--
神呀...請您賜給我一個小羅莉吧(眼中發出亮光)....
最好是外表像神樂阪優奈，內心像蓓兒丹蒂，頭腦有如成瀨川奈留....
當然，它還要有著月天的善良，夕維的可人，美夕的小惡魔...
也不要忘了，大川詠心的甜蜜，DIGIKO的可愛，CHOBITS讓人想萌呀萌的...
此外對我一定要有知世般的愛情，無道紗羅般的堅定.....
(羅莉是人生的正道，未來的希望...要愛她、珍惜她、推倒她!)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.66.222.12
討論串 (同標題文章)
本文引述了以下文章的的內容：
完整討論串 (本文為第 2 之 2 篇)：