Re: [問題] ic設計流程前段、後段、Floorplanning

看板Electronics作者cpt (post blue)時間19年前 (2007/02/19 09:12)推噓4(4推 0噓 2→)

留言6則, 4人參與討論串2/2 (看更多)

※ 引述《goo666 ()》之銘言： : 請問ic設計流程中的 Floorplanning、前段(frontend)、後段(backend) : 三者產物分別為何？ frontend: logic/algorithm -> RTL code synthesis -> gate-level netlist backend, 又稱為 physical design, 常見的 design flow 分為下面幾個項目 (實際的 flow 視 tool 和習慣而定) 1. floorplanning 對電路的 blocks/macros 進行手動/半自動的佈局 (包括 power supply line 規劃) 這些 macro 通常是 memory, IP 這類不能拆散的大區塊 2. congestion analysis 如果 floorplan 很爛, 晶片會塞不下其餘的元件不然就是之後的 routing 會很痛苦所以 1. 2. 兩步要 iterate 個幾次 3. placement tool 將所有剩下的電路做 placement, 塞在 macro 之間的空隙 4. routing 就現有的 floorplan/placement 產生 interconnect 5. timing analysis 如果 placement/routing 很差, 把 timing 弄爛了請回到步驟 3 或 1 砍掉重練 6. layout 上面都 ok 的話, 最後的產物就是 final layout, 驗證完就 tape out 了 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 24.131.17.151

推

gpentacene

02/19 13:09, , 1^F

02/19 13:09, 1^F

推

BuBuChen

02/19 13:23, , 2^F

02/19 13:23, 2^F

→

BuBuChen

02/19 13:25, , 3^F

02/19 13:25, 3^F