Re: CMOS製程較無法勝任處理1GHz以上的高頻訊號

看板Electronics作者時間19年前 (2006/05/25 21:32), 編輯推噓2(2推 0噓 0→)
留言2則, 2人參與, 最新討論串4/8 (看更多)
==> 在 wildwolf.bbs@cad1.ee.nctu.edu.tw (可愛的哲哲) 的文章中提到: > 【 在 uefang.bbs@bbs.ntou.edu.tw (雲淡風清) 的大作中提到: 】 > : 為什麼 > : 文章說是矽的本身限制但是為什麼呢 > 你可能看到很久以前的書了.... 早期是如此 但 使用 .18 應該都能做到 3GHZ PLL -- * Origin: ★ 交通大學資訊科學系 BBS ★ <bbs.cis.nctu.edu.tw: 140.113.23.3>
推
05/25 22:20, , 1F
有20GHz PLL 了 還有40GHz CDR 囧
05/25 22:20, 1F
推
05/25 23:59, , 2F
20G那些都是用電感振出來的吧
05/25 23:59, 2F
‣ 更多 andy2000a. 的文章
文章代碼(AID): #14TR7L00 (Electronics)
討論串 (同標題文章)
完整討論串 (本文為第 4 之 8 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共8篇)
‣ 更多 andy2000a. 的文章
文章代碼(AID): #14TR7L00 (Electronics)