Re: [請益] 如果要用POLY 1和POLY2畫電容的LAYOUT??

看板Electronics作者 (娘什麼娘.老子都不老子了)時間18年前 (2006/05/03 19:54), 編輯推噓0(000)
留言0則, 0人參與, 最新討論串6/6 (看更多)
※ 引述《MoonMoon.bbs@bbs.ee.ncnu.edu.tw (朋)》之銘言: : ※ 引述《noko.bbs@ptt.cc (娘什麼娘.老子都不老子了)》之銘言: : > 晶圓廠會給妳他的參數值吧 : > 去找找看裡面的參數再去算一下就可以出來了 : > 我只是想跟你說,正常妳畫1.8p出來LVS會過 : > 但是POSTSIM會差很多,加上寄生效應會偏超級多 : > 個人經驗,上次我畫5P實際上大概會變到快7P@@ : > 當然這跟走線有關,不是一定 : 請問, 你是怎麼知道是 7P ? 算個大概而已,不是說一定 我是有充放電電路,由衝放電時間 還有不斷的改LAYOUT,跑模擬 才大概估算出來的 或許妳跑出來的數值會不一樣 之前有說,跟LAYOUT的方法有關 所以不是代表一樣, 但是會增加一些不可忽略的電容值 這是可以確定的 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.120.90.203
文章代碼(AID): #14M9eD1_ (Electronics)
討論串 (同標題文章)
文章代碼(AID): #14M9eD1_ (Electronics)