Re: [問題] C語言 16*16 LED 字體滾動

看板C_and_CPP作者 (藍影)時間14年前 (2011/07/19 00:16), 編輯推噓2(2推 0噓 16→)
留言18則, 9人參與, 最新討論串2/2 (看更多)
※ 引述《aifinsrc (henry)》之銘言：
→
07/18 22:22,
Keil C + 8051 ?
07/18 22:22
→
07/18 22:23,
組合語言?
07/18 22:23
→
07/18 23:23,
VDHL?
07/18 23:23
→
07/18 23:28,
HDL 應不算程式語言,它是 non-CPU based.
07/18 23:28
→
07/18 23:49,
此真妙哉！那請問Java是否程式語言？
07/18 23:49
→
07/19 00:04,
說實話,對 java 不熟,但 Java 不是程式語言嗎 ??
07/19 00:04
那個.. 我好像有點離題了 XD X86、6502、MIPS、ARM、8051、pic，這些沒疑問，都是 CPU based 就是實際上有顆 cpu 在裡面跑，它們是程式語言。 c 語言、c++、java、basic，這些都是高階「程式語言」， 「程式語言」要執行的條件：cpu、memory(這點不知道算不算)。 Verilog、VHDL ，實際上是寫軟體，去燒錄 IC， 目前最大二廠應是 Xilinx/Altera，出廠的是 可程式化邏輯 IC( CLPD)， 但實際上那顆 IC 本身沒有任何 cpu 在裡面，全都是一些 logic gate, 雖語法和高階程式語言很像，不過.. 嗯, 其它問題不再引述 (最麻煩的是 gate delay，程式語言從頭到尾都不用考慮這問題)。 總之，HDL (Hardware Description Language) 本身是 non-CPU based, 故我認為 硬體描述語言 本身便不算是程式語言。 當然, 若覺得有誤歡迎指正。 -- YouLoveMe() ? LetItBe() : LetMeFree(); -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 180.177.78.41 ※ 編輯: tropical72 來自: 180.177.78.41 (07/19 00:17)
→
07/19 00:20, , 1F
這問題有點像在問HTML算不是一個程式語言? 不過原PO用
07/19 00:20, 1F
→
07/19 00:20, , 2F
no-CPU base有點詭異~ 因為JAVA是先編譯後再進JVM直譯
07/19 00:20, 2F
→
07/19 00:21, , 3F
這樣不也算non-CPU base,但JAVA是程式語言呀~
07/19 00:21, 3F
若最後會再「直譯」,不代表最後還是會翻成 machine code 給 CPU 看嗎？
→
07/19 00:22, , 4F
可能我有些誤解,解釋也很不好(重點是對java真的一無所
07/19 00:22, 4F
→
07/19 00:22, , 5F
知.)我想本篇轉programming較佳,別為難版主.
07/19 00:22, 5F
※ tropical72:轉錄至看板 Programming 07/19 00:24
→
07/19 00:29, , 6F
從計算理論的角度來看HDL有Turing complete阿
07/19 00:29, 6F
→
07/19 00:30, , 7F
這頂多是[硬體描述語言]對[程式語言]的差異罷了。
07/19 00:30, 7F
→
07/19 00:32, , 8F
Based on some CPU or not, 這是compiler層次的問題。
07/19 00:32, 8F
推
07/19 00:35, , 9F
tropical72可以讓我一拜嗎，真的是軟硬通吃的高手!!!!!
07/19 00:35, 9F
→
07/19 00:44, , 10F
X,A是FPGA廠，跟VHDL Verilog是兩回事喔
07/19 00:44, 10F
→
07/19 00:57, , 11F
@proach:可能真的是我誤會了,只是常看到用HDL寫完後,
07/19 00:57, 11F
→
07/19 00:58, , 12F
燒錄的IC,大多是這二個 mark.
07/19 00:58, 12F
推
07/19 01:13, , 13F
Altera 比較像作compiler 的 把logic fit進fpga禮
07/19 01:13, 13F
→
07/19 01:15, , 14F
wiki: List_of_programming_languages <- 這個一查就有
07/19 01:15, 14F
→
07/19 01:18, , 15F
嗯,小弟發言失當且據誤導作用,向各位致歉.
07/19 01:18, 15F
→
07/19 01:19, , 16F
謝謝 softwind 提供的網頁。
07/19 01:19, 16F
→
07/19 01:19, , 17F
你對語言的描述 限制在 范紐曼模型...
07/19 01:19, 17F
這確實是小弟學淺的地方, 私以為最後沒 cpu 在裡面、沒程式碼區段就不是程式語言, 看來是我的誤解, 於此向各位致歉。 我想該遵重版規及原po發問權益, 此篇討論至此為佳, 針對此問題若願指導小弟, 歡迎私信或轉至 programming 討論, 小弟願虛心請教, 感激不盡。 ※ 編輯: tropical72 來自: 180.177.78.41 (07/19 01:34)
→
07/19 01:29, , 18F
Verilog並不是只能轉成FPGA，要轉成ASIC也是可以的...
07/19 01:29, 18F
‣ 更多 tropical72 的文章
文章代碼(AID): #1E95nk0n (C_and_CPP)
‣ 更多 tropical72 的文章
文章代碼(AID): #1E95nk0n (C_and_CPP)