[心得] 最近用verilog

看板CSSE作者 (￾N￾N踢出去)時間19年前 (2005/04/12 23:52), 編輯推噓7(7推 0噓 7→)
留言14則, 2人參與, 最新討論串1/3 (看更多)
覺得跟寫一般C或C++感覺有點不一樣 一般而言寫程式似乎只要考慮到邏輯是不是合理 可是寫這種HDL似乎還得加上一些電路學的觀點 有時有些多餘但不影響判斷的邏輯在c上可以忽略 如果是在verilog時就完全會掛掉 總之 是想請教大家是否認為這些hdl可以很貼切的描述硬體設計 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.113.93.175
推
61.62.49.43 04/13, , 1F
我個人覺得之所以有這樣的疑惑
61.62.49.43 04/13, 1F
→
61.62.49.43 04/13, , 2F
是因為把verilog當一般程式語言來寫.
61.62.49.43 04/13, 2F
→
61.62.49.43 04/13, , 3F
但是寫verilog時要時時刻刻把數位電路放在心上.
61.62.49.43 04/13, 3F
→
61.62.49.43 04/13, , 4F
如果只是在電路能不能合成的level.
61.62.49.43 04/13, 4F
→
61.62.49.43 04/13, , 5F
也用不到什麼電路學的概念.
61.62.49.43 04/13, 5F
推
61.62.49.43 04/13, , 6F
至少我認為在verilog程式.
61.62.49.43 04/13, 6F
→
61.62.49.43 04/13, , 7F
要考慮的該是"如何用硬體實現邏輯."
61.62.49.43 04/13, 7F
推
61.62.49.43 04/13, , 8F
如果自己都不確定邏輯能否用硬體實現.
61.62.49.43 04/13, 8F
→
61.62.49.43 04/13, , 9F
compiler能幫助你的地方,老實說很有限XD
61.62.49.43 04/13, 9F
推
140.113.93.175 04/13, , 10F
同意 我沒修過數電 所以寫起來真的有你說的困擾
140.113.93.175 04/13, 10F
推
61.62.49.43 04/13, , 11F
基本的話,邏輯設計應該有不小的幫助.
61.62.49.43 04/13, 11F
推
140.113.93.175 04/13, , 12F
邏設我也沒修過.....
140.113.93.175 04/13, 12F
推
61.62.49.43 04/13, , 13F
冏rz
61.62.49.43 04/13, 13F
→
61.62.49.43 04/13, , 14F
如果只是有限狀態機的話,離散也會有啊@@
61.62.49.43 04/13, 14F
‣ 更多 spanky 的文章
文章代碼(AID): #12M-x1Nr (CSSE)
‣ 更多 spanky 的文章
文章代碼(AID): #12M-x1Nr (CSSE)