看板 [ learnyf ]
討論串交大電子：SystemVerilog for Verification
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
交大電子：SystemVerilog for Verification
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者faxer (飛克斯)時間12年前 (2013/05/18 20:14), 編輯資訊
0
0
1
內容預覽:
「SystemVerilog for Verification」. 開課日期：5月22日至6月19日(每週三) Pm 18:30-Pm21:30，共計12小時. 6/12端午節停課一次. 有興趣者請趕快上網報名!. http://submic.ee.nctu.edu.tw/curriculum/cu
(還有300個字)
#1
交大電子：SystemVerilog for Verification
推噓0(0推 0噓 0→)留言0則，0人參與, 最新作者faxer (飛克斯)時間12年前 (2013/05/06 17:17), 編輯資訊
0
0
1
內容預覽:
「SystemVerilog for Verification」. 開課日期：5月22日至6月19日(每週三) Pm 18:30-Pm21:30，共計12小時. 6/12端午節停課一次. 本課程內容以IEEE-1800 Standard for SystemVerilog為基礎，介紹SystemVe
(還有558個字)
首頁
上一頁
1
下一頁
尾頁