[問題] LNA gain block與DC block的關係

看板comm_and_RF作者 (Zebra)時間9月前 (2023/07/25 15:21), 編輯推噓3(3推 0噓 2→)
留言5則, 2人參與, 9月前最新討論串1/1
我有一個cascade LNA電路 LNA電路的輸出是接一個SPDT RF switch SPDT的出輸再接一顆DC block電容然後就到降頻電路去了 大概是這樣: LNA -> DC block -> SPDT -> DC block -> down-convert DC block是1uF (可能太大了?) LNA的bias-T是330nH 實驗過程中發現，怎麼SPDT的輸出在震盪? 此時是沒有給輸入訊號的 頻率大概在300MHz左右 然後我試著去調整DC block的電容值 改了一顆1000pF NPO的電容後，輸出震盪就不見了 請問這是為什麼呢? 請大神賜教~~ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.96.28.144 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1690269716.A.D52.html
推
07/25 17:46, 9月前 , 1F
300MHz?300kHz?
07/25 17:46, 1F
推
07/25 17:50, 9月前 , 2F
根據你提供的參數算出來有共振的頻率
07/25 17:50, 2F
→
07/25 17:51, 9月前 , 3F
應該是277kHz?
07/25 17:51, 3F
→
07/26 13:14, 9月前 , 4F
我算也是277k 出現300M很怪 上來請益
07/26 13:14, 4F
推
07/26 15:07, 9月前 , 5F
你要出現300M的話大概要有個C=1pF?
07/26 15:07, 5F
‣ 更多 mtlthebest 的文章
文章代碼(AID): #1altWKrI (comm_and_RF)