[問題] PCIe走線對地電容解Jitter問題

看板comm_and_RF作者japanner (涵 & 茹的拔)時間6年前 (2019/07/13 15:52)推噓3(3推 0噓 1→)

留言4則, 3人參與討論串1/1

各位假日好，小弟有一問題請教，小弟有一Gateway產品，在CPU跟WIFI晶片中間是靠一對 PCIe gen2的走線去連接，走線上是有用0.1uf電容串連到線上隔直流，後來在測PCIe測眼圖的項目時，結果為Jitter過大造成眼圖在時間軸的部份fail, 於是有前輩建議在pcie t x trace的TX+跟TX-各加了一顆9pf電容下地，就將jitter問題解掉了，但前輩也不知道為什麼，只說經驗遇過，小弟想問的是，加這個9pf下地的電容solution是改變了整個線的阻抗或者是將pcie高速訊號的雜訊靠此電容導到地去降jitter的嗎?…若麻煩有大大知道煩請分享給小弟，感謝:) -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.113.30 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1563004362.A.51E.html

推

Lanife

07/13 22:06, 6年前 , 1^F

07/13 22:06, 1^F

推

rovercycu

07/13 23:14, 6年前 , 2^F

07/13 23:14, 2^F

推

profyang

07/21 20:57, 6年前 , 3^F

07/21 20:57, 3^F