[問題] 2/3 divider mos邏輯設計問題

看板comm_and_RF作者 (Demon御玄)時間5年前 (2019/05/07 14:29), 編輯推噓1(1推 0噓 1→)
留言2則, 2人參與, 5年前最新討論串1/1
各位前輩大家好，最近剛接觸除頻器架構 想請問大家我看大部分是利用gate來控制訊號選擇除二除三 是否可以利用souce端來控制訊號呢？ 我的想法是不要mode訊號時讓電晶體變成截止區 而我有成功模擬出來 想請問用source控制會發生什麼問題呢？ 謝謝大家 ----- Sent from JPTT on my HTC_2Q4D100. -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.200.220.48 ※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1557210577.A.2F4.html
推
05/07 21:49, 5年前 , 1F
你的2/3是用哪個架構
05/07 21:49, 1F
→
05/08 17:02, 5年前 , 2F
tspc 架構
05/08 17:02, 2F
‣ 更多 sweep96540 的文章
文章代碼(AID): #1SqINHBq (comm_and_RF)