[問題] cadence import verilog問題

看板comm_and_RF作者 (straw man)時間11年前 (2014/12/12 00:03), 編輯推噓2(2推 0噓 0→)
留言2則, 2人參與, 最新討論串1/1
請問一下 當我執行cadence中的import-->verilog後 會出現一個訊息 "library(sample) not initialised in the database" 之後我想在cadence中的cell選取我的.v檔(最上層)時 發現找不到該檔案 想請問一下哪個地方有做錯 謝謝 -- -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.123.103.109 ※ 文章網址: http://www.ptt.cc/bbs/comm_and_RF/M.1418313794.A.A28.html
推
12/12 20:49, , 1F
reference lib 不要寫 sample
12/12 20:49, 1F
推
12/19 02:24, , 2F
問 Andrew 大神
12/19 02:24, 2F
‣ 更多 jb679123 的文章
文章代碼(AID): #1KYS12ee (comm_and_RF)