[問題] TSMC 0.18um LVS問題

看板comm_and_RF作者 (羽)時間11年前 (2013/05/01 17:04), 編輯推噓3(3推 0噓 6→)
留言9則, 6人參與, 最新討論串1/1
各位好... 最近老師說要準備下晶片...所以正在畫layout 是使用TSMC 0.18um 1P6M製程 在昨天碰上了一個問題.... 我畫好了一個將2個OP結合再一起的layout，LVS也通過了 但是將OP放到我要繼續畫下去的電路中....跑LVS卻說找不到OP的輸出角..... 接線也確認好幾次，OP也重新畫了一次.... 還是有一樣的問題~"~.... 這是我LVS 錯誤的地方: http://ppt.cc/1xR_ 想麻煩大家幫我看一下.. 這邊是哪裡出了問題 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.130.19.152
推
05/01 20:49, , 1F
神也救不了你
05/01 20:49, 1F
→
05/01 20:51, , 2F
好啦 我感覺就是 你接錯了
05/01 20:51, 2F
→
05/01 21:30, , 3F
你確定你在畫LAYOUT標的PIN腳是PN嗎?
05/01 21:30, 3F
→
05/01 21:30, , 4F
還是一樣是METAL? 兩個長很像喔~
05/01 21:30, 4F
→
05/01 22:18, , 5F
這些都有檢查過~PIN腳都是用PN的
05/01 22:18, 5F
推
05/01 23:51, , 6F
如果把兩個OP的layout包成新cell，pin要再
05/01 23:51, 6F
→
05/01 23:52, , 7F
打一次
05/01 23:52, 7F
推
05/05 19:30, , 8F
當然要再打一次啊~~
05/05 19:30, 8F
→
09/11 14:24, , 9F
要de LVS的bug真的只有作者自己才有辦法..
09/11 14:24, 9F
‣ 更多 will20816 的文章
文章代碼(AID): #1HWDgtgg (comm_and_RF)