[問題] 該怎麼擬真 VDD 雜訊 ?
在數位/類比電路使用相同 VDD 的時候，因數位電流開關或等等影響
會讓VDD出現雜訊，甚至會影響到我類比電路。
今天我在一條RF訊號線上加上了 PMOS Switch 其 gate 偏壓會連接到數位電路。
所以我深怕 VDD or GND! 雜訊會經由 PMOS Cgs Cgd 饋到我 RF 訊號線上。
請問
1.在沒連接數位電路的情況下，單跑類比電路。我該如何去加載雜訊到VDD上(直接
近似頻率用sin wave饋VDD?，通常模擬器vdc的noise又是指甚麼雜訊呢?)。
2.直接用模擬器的VDD連接致各個電路，是不是無法看到各級對VDD的影響(VDD為定值)?
一定要用類似 bandgap 電路來模擬才準確嗎?
--
▊ ● ████◣ ╭◢███◣ ◣ ◣ ╮ ╭◢█◣ ◢█◣╲╲
▊╴ ╭██ ◥█═╯██ ◥█ █ █ ╰═════╯█ █ █ █╮
▊ Π ║██◣ █ ██ █ █ █ ◢█◣ ◣█◣ █ █ █║ ㄟ─
∥ ║████◤ ★ █████ █ █ █▄◤ █▌█ ◢█◤ █ █║ ㄟ╯
∥ ║██◥█◣ ██ █ █ █ ◥█◤ ◥▌◤ █ █ █║ 20
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 114.32.225.141
推
07/23 23:52, , 1F
07/23 23:52, 1F
→
07/23 23:54, , 2F
07/23 23:54, 2F
→
07/23 23:55, , 3F
07/23 23:55, 3F
→
07/23 23:55, , 4F
07/23 23:55, 4F
→
07/24 01:10, , 5F
07/24 01:10, 5F
→
07/24 01:12, , 6F
07/24 01:12, 6F
推
07/24 22:34, , 7F
07/24 22:34, 7F
→
07/24 22:35, , 8F
07/24 22:35, 8F
→
07/24 22:36, , 9F
07/24 22:36, 9F
→
07/24 22:37, , 10F
07/24 22:37, 10F
→
07/24 22:39, , 11F
07/24 22:39, 11F
→
07/24 22:40, , 12F
07/24 22:40, 12F
→
07/25 21:42, , 13F
07/25 21:42, 13F
→
07/25 21:43, , 14F
07/25 21:43, 14F
→
07/25 21:43, , 15F
07/25 21:43, 15F
→
07/25 21:44, , 16F
07/25 21:44, 16F
→
07/25 21:44, , 17F
07/25 21:44, 17F
→
07/25 21:48, , 18F
07/25 21:48, 18F
→
07/25 21:48, , 19F
07/25 21:48, 19F