[問題] 有關power ring的問題

看板comm_and_RF作者 (無限)時間17年前 (2008/04/01 11:22), 編輯推噓2(2推 0噓 6→)
留言8則, 3人參與, 最新討論串1/1
請問在SOC Encounter中，做powerplan時，有interleaving與no interleaving 兩者可以選擇，請問這兩者各有甚麼優缺點呢? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.117.160.99
推
04/01 18:34, , 1F
不用interleaving會過不了slot wire的DRC
04/01 18:34, 1F
→
04/02 05:51, , 2F
樓上，那跟原PO問的無關
04/02 05:51, 2F
→
04/02 05:52, , 3F
給原PO，有些功能不一定有好壞之分，純粹
04/02 05:52, 3F
→
04/02 05:52, , 4F
只是有客戶要這個功能，廠商就提供。
04/02 05:52, 4F
推
04/06 00:57, , 5F
一樓說的理由在CIC講義上也看過..
04/06 00:57, 5F
→
04/06 00:59, , 6F
另一說是使用interleaving在VDD和GND
04/06 00:59, 6F
→
04/06 01:00, , 7F
間會產生電容,有穩壓效果..故勾選較佳
04/06 01:00, 7F
→
04/09 10:57, , 8F
metal slot rule 只跟寬度有關
04/09 10:57, 8F
‣ 更多 theda 的文章
文章代碼(AID): #17yQfRZu (comm_and_RF)