[問題] 關於CMOS電晶體的臨界電壓

看板comm_and_RF作者 (小小)時間18年前 (2007/09/23 03:04), 編輯推噓7(7推 0噓 3→)
留言10則, 3人參與, 最新討論串1/1
最近使用到台積電的0.18um製程,看技術文件時發現,通道寬度(w)為1.6um時比通道寬度 為2.2um時的臨界電壓(vt)來的低!! 電晶體不是有窄通道效應嗎?較窄的通道寬度其臨界電壓不是會相對的比較高... 還是我觀念搞混了?! 麻煩各位大大了 謝謝 ^^" -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 140.117.201.89
推
09/23 06:59, , 1F
窄道講的是L吧 老大
09/23 06:59, 1F
推
09/23 11:34, , 2F
我知道短通道效應 但不是還有窄通道效應嗎?
09/23 11:34, 2F
推
09/24 01:01, , 3F
歐那是我搞錯了 拍寫拍寫 沒看過中文譯詞
09/24 01:01, 3F
推
09/24 01:05, , 4F
我想你說的應該是反窄通道效應吧
09/24 01:05, 4F
→
09/24 01:06, , 5F
reverse narrow width effect
09/24 01:06, 5F
推
09/25 04:24, , 6F
上面這個效應的確是Vth隨著W變短而降低
09/25 04:24, 6F
推
09/25 04:36, , 7F
原po指的narrow-width effect是在古早的製程
09/25 04:36, 7F
→
09/25 04:37, , 8F
用LOCOS做isolation才會有的現象, 現在的
09/25 04:37, 8F
→
09/25 04:37, , 9F
shallow trench會造成相反的效應
09/25 04:37, 9F
推
09/28 03:50, , 10F
謝謝上面大大的解答 已經瞭解了^^"
09/28 03:50, 10F
‣ 更多 elf326 的文章
文章代碼(AID): #16zMTBVy (comm_and_RF)