[問題] PLL的電源設計問題

看板comm_and_RF作者時間17年前 (2007/02/04 15:38), 編輯推噓0(0推 0噓 3→)
留言3則, 2人參與, 最新討論串1/1
可以請問一下 常見的charge pump PLL的設計中 power supply的規劃通常為何呢? 目前我手邊的幾個電路 都是獨立VCO的power supply,其他的電路的power接在一起 請問一般都是這樣設計嗎? 還是會有人把power全接在一起? 另外,請教"非RF"的應用 power supply的等效model,大家在設計時都是評估多少? 可不可以給我一些sense? 大概就可以 目前我所知道的(0.18um情況下) L = 2n ~ 5n 還是各位高手有比較正確的見解? 感謝大家^^ ※ 編輯: chenchenkuo 來自: 59.105.177.115 (02/04 22:20)
→
02/05 14:33, , 1F
通常還是一組電源為主，兩組電源會太占面
02/05 14:33, 1F
→
02/05 14:33, , 2F
積。(pin count 增加)
02/05 14:33, 2F
→
02/05 22:55, , 3F
只用一組電源,VCO的VDD不就會太髒?
02/05 22:55, 3F
‣ 更多 chenchenkuo 的文章
文章代碼(AID): #15nOs0-g (comm_and_RF)