※ [本文轉錄自 PC_Shopping 看板]
作者: jk21234 () 站內: PC_Shopping
標題: Re: [請益] 底置一些東西看不太懂
時間: Sat Mar 28 00:09:21 2009
※ 引述《hmsboy (Saber告訴我什麼是補魔力)》之銘言：
: 我只是路過菜鳥鄉民一個
: 例如看到底置
: 型號 Core ROPs 製程 時脈 頻寬 規格 Pixel/Vertex TDP
: 有些還能理解
: 但像ROPs這些就看不懂
: 好啦 我英文差
: 是我精華區沒爬到文還是
: 有書讀的多的又很閒的要整理一個名詞教學嗎
: 如果是我沒認真爬文沒找到
: 或是這篇是月經文
: 指點我一下 然後我再刪這篇
難怪順序很眼熟,原來有人在videocard板問過....
型號 | Core ROPs 製程 |時脈 頻寬 規格 | Pixel/Vertex |TDP |
8400GS | 450MHz 8 80nm |800MHz 64bit GDDR2 | 16xPS/VS 4.0 |40W |G86
核心晶片 顯示記憶體 核心晶片 卡 晶片
(不過置底的排法分析過會發現有點亂,容易讓人混淆.....
如果同樣是核心晶片的規格,排在一起比中間插入無關的資料更好
只是可能這是從舊有的修過來,沒有PE2這種區塊編輯就很麻煩....??)
Core:實際上是指核心的Clock Rate,時脈是甚麼就不用介紹了..
ROPs看會知道是縮寫,但是查到正確的縮寫來源(Raster Opration Processor,
或者是相近的Rasterizer等等...)還是不可能從字面上理解那是在幹嘛.
Raster指的是硬體繪製到螢幕上的2D這個動作.
原始意義來自於CRT時代,從角落開始一條線一條線
畫滿整個螢幕這個動作....現在雖然我們不一定用CRT了,
但是仍然沿用raster這個詞.
所以ROPs的意思就是,"經過@()@#*(@#*8的計算後,負責把這個結果
存入frame buffer,等著畫出來"的硬體.
問題是,經過甚麼計算呢 ??
簡單描述,當場景變化經過計算,確定出每個物體的三角面的位置後.
(這裡是vertex pipeline以及之前的東西)
接著是把每個三角面計算出在螢幕上投影後會有的面積,然後
從貼圖單元取得貼圖內容,算出一整個三角面的每個畫素
(這裡是pixel pipeline的前端,然後就接ROP的工作了)
然後......
ROP的工作
==================
||Z cut,compare ||
貼圖後的pixel ---->||Color轉換,HDR || --> 送到Frame Buffer
||MSAA ||
shader ---->||透明色 ||
program || ||
計算出的結果 || ||
||==================||
| ^
v |
記憶體控制器
只介紹比較重要的工作,不重要的像是計算pixel X,Y在記憶體中的位址
這種就不管了.
Z:螢幕上同一個像素,在3D畫面計算過程中是有可能被蓋掉的.
也就是先計算了離畫面比較遠的三角面A,再計算離畫面比較近的三
角面B,這時候就只好把近的新結果蓋掉舊的....這個取代的過程就
是由ROP負責的,同時這個現象叫做overdraw,如果有看到討論overdraw vs ROP
效能的文章就不會搞不清楚了
再來是color轉換,pixel pipeline前端計算的時候,採用的精確度
可能會比最後要輸出的高,也有可能採用浮點數,或者有rounding bit
(這東西用來作捨入)...ROP也要把這部份轉換成在frame buffer裡面
用的格式.當然..HDR也是在這時候處理的.
透明色:其實透明問題是前面Z或者是深度問題的特殊狀況,兩個物體
互相覆蓋.可是其中一個是透明性質的...就代表說,要顯示出在背後的
物體的部分顏色,才會是正確的結果..計算跟透明物體有關的正確混色
也是在ROP作的
MSAA也是在這邊處理的,不過再介紹下去文章會太長....
另外由於ROP的特性會導致它必須跟記憶體控制器整合的很近.
所以有些文件你也會看到合併在一起介紹的
至於推文中Hynix的pdf則和顯示卡規格這一行沒有直接關連.
DENSITY ORG. SPEED PART NUMBER PKG. FEATURE AVAIL.
1Gb 單顆記憶體的容量,單位為bit..通常模組才使用BYTE計量.
單顆記憶體用bit標示
256MX4 RAM是一個2D陣列.256M是指有一個總容量有256Mbit
的陣列,而且這晶片中有四組...直覺上會以為對外傳
輸寬度也剛好是4bit,不過其實不一定,在前面的256M中
由於是2D的,所以也分為Row跟Column兩個座標.
4Bank,2.5V, CL2
符合DDR SDRAM的規範的做法,4Bank是指由於DDR SDRAM
提高了循序輸出的速度,所以內部以四個獨立動作的bank,達成
(CL後)每一個cycle就可以輸出1bit資料的能力.
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.114.78.62
→
03/28 00:10,
03/28 00:10
→
03/28 00:11,
03/28 00:11
推
03/28 00:12,
03/28 00:12
推
03/28 00:12,
03/28 00:12
→
03/28 00:13,
03/28 00:13
→
03/28 00:16,
03/28 00:16
→
03/28 00:16,
03/28 00:16
推
03/28 00:17,
03/28 00:17
→
03/28 00:17,
03/28 00:17
推
03/28 00:18,
03/28 00:18
→
03/28 00:18,
03/28 00:18
推
03/28 00:19,
03/28 00:19
推
03/28 00:20,
03/28 00:20
→
03/28 00:20,
03/28 00:20
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.114.78.62
推
03/28 11:01, , 1F
03/28 11:01, 1F
推
03/29 20:12, , 2F
03/29 20:12, 2F
→
05/26 16:51, , 3F
05/26 16:51, 3F
→
05/27 03:17, , 4F
05/27 03:17, 4F