Re: [請益] 新人DE都是從接電線開始嗎?

看板Tech_Job作者 (無)時間3年前 (2022/05/29 11:50), 3年前編輯推噓5(5047)
留言52則, 7人參與, 3年前最新討論串3/3 (看更多)
※ 引述《mooto (退出會比較好, 就退出)》之銘言: : : → peterlin0224: 如果design夠複雜,接線是top整合的工作,你可以看 05/29 0 9: : : → peterlin0224: 一下你們公司有沒有做到這些,沒有的話你去推動,就 05/29 0 9: : : → peterlin0224: 是大功一件 05/29 0 9: : : 推 peterlin0224: register和pad mux相關IO命名就是指你現在做的IP間 05/29 0 9: : : → peterlin0224: 接線wire 的naming ,這個各IP間這兩類連接wire的na 05/29 0 9: : : → peterlin0224: ming要先規則化 05/29 0 9: : : → peterlin0224: 以上希望可以給你一些啟發 05/29 0 9: : 小公司推動這些事情沒你想的這麼簡單 : 首先是IP reuse的問題 : 大公司的產品多 所以自然會衍生routine的工作 : 小公司更常見的是IP從third party來 : 改naming這種事情不見得就是有人敢動手的 : 再者也沒有專業的cad team幫忙開發script 我想你誤會我的意思, 我不是要他改IP的IO naming, 而是跟他說top要把各IP的IO接起來的那些wire 的naming要對top register相關的和pad mux 相關的做規則化, 這些規則化後除了eMacs接線可以自動連之外, 也可以針對 register_setting.v和 pad_mux.v這兩個modules透過excel表來自動產生, 不必手寫這兩個modules, 當然這個要cad team幫忙寫Perl 或python 沒錯….XDDD : : 推 the00772000 : 你自己都說了先讓你學習產品規格與設計,當接線生 05/29 1 0: : : → the00772000 : 很正常吧,從接線中去學這條線的用途是什麼,為什 05/29 1 0: : : → the00772000 : 麼要a接a,不能a接b,等有初步概念才讓你初步接desig 05/29 1 0: : : → the00772000 : n 05/29 1 0: : : → the00772000 : 這麼快讓你接design,萬一出包你要賠薪水? 05/29 1 0: : : 推 brightest : 其實接線更容易出包 因為很容易驗不到 05/29 1 0: : 沒錯 說從接線了解用途根本就是 ooxx : 要理解design最好的方法就是讓新人把 : fsm, I/O defination, clock/reset tree, timing diagram畫出來 : 菜鳥會被叫去做哪些事? : 簡單來說 : 1. 資深不想做的事情 : 2. 不會導致design挫起來的事情 : 接線嚴格來說並不屬於2. : : 推 the00772000 : 既然是了解產品規格與設計,當然沒有什麼開發跟研究 05/29 1 0: : : → the00772000 : 啊,只有夠熟設計,才能奠基於這些基礎去開發研究新 05/29 1 0: : : → the00772000 : 電路 05/29 1 0: : : 推 the00772000 : 接線接錯驗不到,要檢討的是驗證做太爛吧... 05/29 1 0: : DV沒你想的這麼萬能 : 即便有assertion跟coverage輔助 : designer沒有定義好的信號他們是cover不到的 : 特別是一些不常用的sideband : : 推 getwet : 整合雜事就是多技術含量低,不用意外 05/29 1 0: : 大的系統 整合要做的事情很多 : 大家就是各司其職 跑一堆flow技術含量就低嗎? : 要細心做好很多雜事(routine)也是一項能力 : : 推 ayn775437403: DE就這樣啊,哪這麼多東西好開發 05/29 1 0: : : 推 ctainan : 接線阿嬤? 05/29 1 0: : : → samm3320 : 核心設計當然不會給轉行來的新人碰 05/29 1 0: : : → samm3320 : 新人丟去佈線很常見 05/29 1 0: : 新人做最多的是design regression : 或者從各種flow下手也是可以的 (lint, cdc, eco, ...) : : 推 aowen : 老人只會接的更多… 05/29 1 0: : : → OBTea : 大公司和小公司有時剛好相反,接線的都不是新來的 05/29 1 1: : 對喔 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.136.244.102 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1653796241.A.A9D.html

05/29 11:58, 3年前 , 1F
不過即使沒有cad
05/29 11:58, 1F

05/29 11:58, 3年前 , 2F
team,那些wire naming規則化後用emacs 自動連在
05/29 11:58, 2F

05/29 11:58, 3年前 , 3F
維護上和labor effort上還是可以省不少時間
05/29 11:58, 3F
※ 編輯: peterlin0224 (114.136.244.102 臺灣), 05/29/2022 12:02:07

05/29 12:03, 3年前 , 4F
大型SOC,即使是IP接線,都可能需要cad team 幫忙
05/29 12:03, 4F

05/29 12:04, 3年前 , 5F
自己寫的script健全度差太多
05/29 12:04, 5F

05/29 12:04, 3年前 , 6F
即使是IP內的接線
05/29 12:04, 6F

05/29 12:06, 3年前 , 7F
emacs verilog mode其實很方便….
05/29 12:06, 7F

05/29 12:06, 3年前 , 8F
emacs接線超好用 不知道為什麼好像很少人知道。。。
05/29 12:06, 8F

05/29 12:07, 3年前 , 9F
很多大公司其實是把eMacs包裝後改成另一種 user int
05/29 12:07, 9F

05/29 12:07, 3年前 , 10F
erface讓DE使用,但精神其實一樣
05/29 12:07, 10F

05/29 12:08, 3年前 , 11F
同意ptrs….,因為大公司都是把eMacs 包裝過給DE用
05/29 12:08, 11F

05/29 12:08, 3年前 , 12F
,所以不見得知道
05/29 12:08, 12F

05/29 12:10, 3年前 , 13F
以前DE都很愛用emacs,源碼都看得出痕跡,但是其他
05/29 12:10, 13F

05/29 12:10, 3年前 , 14F
語言或是工具更簡潔方便
05/29 12:10, 14F

05/29 12:12, 3年前 , 15F
請問其他語言和工具是指?
05/29 12:12, 15F

05/29 12:13, 3年前 , 16F
有些 perl/python 打造出來的 script
05/29 12:13, 16F

05/29 12:13, 3年前 , 17F
較新版的語法,上層名稱跟IO一樣根本連接都不用接
05/29 12:13, 17F

05/29 12:14, 3年前 , 18F
SV 就是可以省同命名接線
05/29 12:14, 18F

05/29 12:15, 3年前 , 19F
名稱一樣不管什麼方式做都不用手寫接線呀,這個怎
05/29 12:15, 19F

05/29 12:15, 3年前 , 20F
麼會歸類成是Perl或python的功勞呢?
05/29 12:15, 20F

05/29 12:15, 3年前 , 21F
但是大部分自有IP的部門很排斥用 SV
05/29 12:15, 21F

05/29 12:16, 3年前 , 22F
名稱一樣在eMacs的template也不用特別寫呀,不是嗎
05/29 12:16, 22F

05/29 12:16, 3年前 , 23F
?這個牽涉到開發階段有沒有討論好統一naming吧?
05/29 12:16, 23F

05/29 12:17, 3年前 , 24F
如果有個方法可以不用統一naming就接得好不是更好?
05/29 12:17, 24F

05/29 12:20, 3年前 , 25F
有些team的接線tool是做到自動接完加lint, formal驗
05/29 12:20, 25F

05/29 12:20, 3年前 , 26F
證,emacs 應該也只是先做到文本作業?
05/29 12:20, 26F

05/29 12:27, 3年前 , 27F
Script或setting一定有地方要告訴tool各ip 間不同na
05/29 12:27, 27F

05/29 12:27, 3年前 , 28F
ming的IO 哪個要和哪個連吧?
05/29 12:27, 28F

05/29 12:29, 3年前 , 29F
會有需要描述的地方,但一個IP top 要接各種來源的
05/29 12:29, 29F

05/29 12:29, 3年前 , 30F
submodule,不同部門提供的submodule開發時程又不一
05/29 12:29, 30F

05/29 12:30, 3年前 , 31F
要接完+lint做完當然都可以做到自動化,不過你說ip
05/29 12:30, 31F

05/29 12:30, 3年前 , 32F
的IO naming不同卻什麼都不用設定,老實說我很存
05/29 12:30, 32F

05/29 12:30, 3年前 , 33F
疑,可能我孤陋寡聞吧…..XDDD
05/29 12:30, 33F

05/29 12:30, 3年前 , 34F
SV跟Verilog不同,你絕對不想做陳年爛code的event
05/29 12:30, 34F

05/29 12:30, 3年前 , 35F
phase先後判定相關的除錯
05/29 12:30, 35F

05/29 12:30, 3年前 , 36F
樣,legacy又不想改(因為驗證都完成),要求naming
05/29 12:30, 36F

05/29 12:31, 3年前 , 37F
一致吵完,project 都結束了
05/29 12:31, 37F

05/29 12:31, 3年前 , 38F
嗯嗯,OB我看到您後來的回覆了,這樣就比較合理
05/29 12:31, 38F

05/29 12:33, 3年前 , 39F
所以其實不管用eMacs 接線,或其他方式,不同naming
05/29 12:33, 39F

05/29 12:33, 3年前 , 40F
的IO 要接在一起都是要有地方說明的
05/29 12:33, 40F

05/29 12:33, 3年前 , 41F
好一點編譯器翻車,差的話corner case模擬除錯天知
05/29 12:33, 41F

05/29 12:33, 3年前 , 42F
05/29 12:33, 42F

05/29 12:34, 3年前 , 43F
vcs 都翻車了
05/29 12:34, 43F

05/29 12:34, 3年前 , 44F
vcs 都會翻車了
05/29 12:34, 44F

05/29 12:36, 3年前 , 45F
翻車是讓dv死得明白,模擬出錯則讓dv含怨而死
05/29 12:36, 45F

05/29 12:40, 3年前 , 46F
OK,我的翻車是指模擬出錯需要回報AE那種
05/29 12:40, 46F

05/29 12:41, 3年前 , 47F
不過一般DE大頭不喜歡用SV考量都不是DV,而是老人不
05/29 12:41, 47F

05/29 12:42, 3年前 , 48F
會用
05/29 12:42, 48F

05/29 13:14, 3年前 , 49F
台廠DV本來就大多幫DE背鍋的,design好是DE強,出包
05/29 13:14, 49F

05/29 13:14, 3年前 , 50F
就是幹DV怎麼沒驗到zz
05/29 13:14, 50F

05/30 12:07, 3年前 , 51F
emac 那個只是古早時代的東西 同一個作者也有perl
05/30 12:07, 51F

05/30 12:09, 3年前 , 52F
的東西 可能更方便好用 但如果只是連線 mode好用
05/30 12:09, 52F
文章代碼(AID): #1YaksHgT (Tech_Job)
文章代碼(AID): #1YaksHgT (Tech_Job)