[心得] IC驗證工程師工作經驗分享

看板Tech_Job作者時間2年前 (2021/10/17 02:52), 編輯推噓59(64推 5噓 62→)
留言131則, 57人參與, 2年前最新討論串6/6 (看更多)
在DV工作十年，算是一個里程碑？除了分享一些心得外，也再次推廣DV這個職務。 XD 感謝遇到的所有長官、同事、還有各種機緣。 先聲明，以下都是個人經驗分享，並非表示所有公司、部門狀況。 ======= 從抄自己的文章開始 ======= 以下 Digital Designer (簡稱DE) 指稱主要工作是用HDL(台灣多用Verilog)設計數位IC電路的工程師 Digital Verification Engineer(簡稱DV) 工作相關技能： Part 1, 1. Linux + shell script 2. scipt language (Perl, Python, Tcl, ...) 3. simulator (IUS, VCS, ModelSim) 4. debugger (通常是Verdi) 5. SystemVerilog 5-1. 一般常用語法 5-2. SystemVerilog Assertion 5-3. Functional Coverage 6. UVM 7. FPGA 8. 各種Protocal(AMBA, SPI, I2C, SDIO, ...) 9. Domain know-how, know-why 10. GLS (gate-level simulation) 11. Static verifcation technologies. (formal verifcation) 12. AMS (analog/mixed signal) verifcation. 13. UPF (Unifed Power Format) low-power verifcation using UPF. 14. ARM CPU architechture 15. Embedded system (C/asm firmware) 16. Emulator (Zebu, HAPS, Palladium, Veloce) 17. SystemC modeling Part 2, 1. 驗證團隊執行規劃 2. 帶新人 新增 5-2 SystemVerilog Assertion 獨立項目，是因為除了 dynamic simulation 之外， 還可以延伸到 formal verification。 新增 5-3 Functional Coverage 獨立項目，因為更加體會到其重要性。 Domain know-how, know-why 比較多且雜，就不列出細節項目了。 主要是透過再次分享工作累積的經驗，希望傳達給各位版友， DV的技術深度及廣度是可以做得很高，不會落後於數位設計。 關於薪資、職涯出路發展、和數位設計職缺比較等問題，很多前人都有分享過了， 不在此贅述。（補充：我覺得做DE做DV「都很好」） 順便分享以前很難回答的問題： 關於UVM的學習書籍，市面上已經明顯比以前有更多選擇了，簡體、英文書都有。 以完全不花錢來說，我推薦可以註冊 SIEMEMS Verification Academy 網站， 有免費的 UVM cookbook pdf 可以下載，不過書籍排版做得不太好，比較建議看網頁版。 另外就是如果想要初步了解DV這個職務在做什麼事情，強力推薦一本書。 以下內容取自《ASIC/SoC Functional Design Verifcation》 + SystemVerilog + UVM (Universal Verifcation Methodology). + UPF (Unifed Power Format) low-power verifcation using UPF. + AMS (analog/mixed signal) verifcation. Real number modeling, etc. + SystemVerilog Assertions (SVA) and functional coverage (SFC) languages and methodology. + Coverage-driven verifcation(CDV) and constrained random verifcation(CRV). + Static verifcation technologies. Formal verifcation (model checking), static + simulation hybrid methodology, X-state verifcation, CDC (clock domain crossing), etc. + Logic equivalency check (LEC). Design teams mostly take on this task. But the DV (design verifcation) team also needs to have this expertise. + ESL—Electronic System Level (TLM 2.0) virtual platform development (for software development and verifcation tests/reference model development). + Hardware/software co-verifcation (hint: use virtual platform methodology). + SoC interconnect (bus-based and NoC—network-on-chip) verifcation. + Simulation speedup using HW acceleration, emulation, and prototyping. 最後分享，敝公司最近大舉招募，這應該不算是新聞了， 有興趣的版友可以趁最近去試試看，如果有DV相關的問題歡迎一起討論。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 106.1.235.38 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1634410371.A.080.html
推
10/17 02:58, 2年前 , 1F
好專業，推
10/17 02:58, 1F
推
10/17 03:20, 2年前 , 2F
這是發哥hr在貼徵才文嗎..
10/17 03:20, 2F
推
10/17 03:38, 2年前 , 3F
謝謝分享
10/17 03:38, 3F
推
10/17 04:03, 2年前 , 4F
雖然不是這領域，但也推
10/17 04:03, 4F
推
10/17 06:42, 2年前 , 5F
要學的東西好多喔，都不會忘記嗎
10/17 06:42, 5F
推
10/17 07:39, 2年前 , 6F
formal有人用？好驚訝
10/17 07:39, 6F
推
10/17 07:59, 2年前 , 7F
= ="當然有人用啊
10/17 07:59, 7F
→
10/17 08:26, 2年前 , 8F
formal 用一堆，以後還要用更多，某些驗證快太多了
10/17 08:26, 8F
推
10/17 08:37, 2年前 , 9F
推
10/17 08:37, 9F
推
10/17 08:59, 2年前 , 10F
別透露太多啊 搶我們飯碗 XD
10/17 08:59, 10F
推
10/17 09:12, 2年前 , 11F
推
10/17 09:12, 11F
推
10/17 09:14, 2年前 , 12F
推高手前輩
10/17 09:14, 12F
推
10/17 09:29, 2年前 , 13F
推推！而且很用心回覆相關問題～
10/17 09:29, 13F
→
10/17 09:32, 2年前 , 14F
推
10/17 09:32, 14F
推
10/17 09:37, 2年前 , 15F
推專業
10/17 09:37, 15F
→
10/17 09:37, 2年前 , 16F
台商DV人力很缺，但是上層給的人好少
10/17 09:37, 16F
推
10/17 09:46, 2年前 , 17F
dv很多都拿去印度做啊
10/17 09:46, 17F
推
10/17 09:47, 2年前 , 18F
dv 真低難 要學東西有廣又深@@
10/17 09:47, 18F
推
10/17 09:49, 2年前 , 19F
推！感謝分享
10/17 09:49, 19F
→
10/17 09:51, 2年前 , 20F
DV比DE重要，現在搞架構的越來越多DV出身
10/17 09:51, 20F
推
10/17 10:12, 2年前 , 21F
Systemverilog寫的好要飯要到老
10/17 10:12, 21F
推
10/17 10:21, 2年前 , 22F
推
10/17 10:21, 22F
推
10/17 10:21, 2年前 , 23F
前陣子逛到一個在聊DV的discord https://discord
10/17 10:21, 23F
→
10/17 10:21, 2年前 , 24F
.gg/9BXfwznh
10/17 10:21, 24F
推
10/17 10:44, 2年前 , 25F
推
10/17 10:44, 25F
推
10/17 10:55, 2年前 , 26F
"DV比DE重要，現在搞架構的越來越多DV出身"，所以現
10/17 10:55, 26F
→
10/17 10:55, 2年前 , 27F
在主要搞架構的是警衛嗎?因為DV比DE重要,所以現在搞
10/17 10:55, 27F
→
10/17 10:55, 2年前 , 28F
架構的一定不是DE
10/17 10:55, 28F
→
10/17 10:57, 2年前 , 29F
現在搞架構的比例最高的就是最重要的
10/17 10:57, 29F
→
10/17 10:59, 2年前 , 30F
既然DV比DE重要,那DV搞架構比例應該比DE高
10/17 10:59, 30F
→
10/17 11:00, 2年前 , 31F
如果沒有比較高，就是有人在胡扯
10/17 11:00, 31F
推
10/17 11:08, 2年前 , 32F
推推
10/17 11:08, 32F
推
10/17 11:26, 2年前 , 33F
推
10/17 11:26, 33F
推
10/17 11:46, 2年前 , 34F
推
10/17 11:46, 34F
→
10/17 12:04, 2年前 , 35F
外商架構是DV出身的越來越多，台商IP部門有些就是架
10/17 12:04, 35F
→
10/17 12:04, 2年前 , 36F
構DV一體的，DV規畫作一陣子後才會讓你轉架構規劃
10/17 12:04, 36F
→
10/17 12:05, 2年前 , 37F
DE開發四個月，DV要驗六個月以上，DV沒有驗完敢出去
10/17 12:05, 37F
→
10/17 12:06, 2年前 , 38F
通常就是DE準備ECO到爽
10/17 12:06, 38F
→
10/17 12:08, 2年前 , 39F
更別說一堆只會維護IP的DE，根本也沒有DV有更大的作
10/17 12:08, 39F
還有 52 則推文
→
10/17 16:23, 2年前 , 92F
Don't care
10/17 16:23, 92F
推
10/17 16:29, 2年前 , 93F
那可能是不知道系統廠工作價值在哪的人才會那樣說，
10/17 16:29, 93F
→
10/17 16:29, 2年前 , 94F
基本上就是自大的言論，…..其實酸別人都是沒必要
10/17 16:29, 94F
→
10/17 16:29, 2年前 , 95F
的
10/17 16:29, 95F
推
10/17 16:40, 2年前 , 96F
random和coverage就蠻高深的，這部分DE會需要DV來
10/17 16:40, 96F
→
10/17 16:40, 2年前 , 97F
協助架驗證場景。
10/17 16:40, 97F
推
10/17 16:42, 2年前 , 98F
而DE會需要根據DV的驗證結果來了解架構在哪些條件下
10/17 16:42, 98F
→
10/17 16:42, 2年前 , 99F
有弱點並思考是否需要改善。所以兩者是相輔相成。
10/17 16:42, 99F
推
10/17 16:47, 2年前 , 100F
UVM引入了C++的物件導向，然後以DUT為中心建立像是d
10/17 16:47, 100F
→
10/17 16:47, 2年前 , 101F
river、sequencer、scoreboard等驗證環境。這部分就
10/17 16:47, 101F
→
10/17 16:47, 2年前 , 102F
更專業了。
10/17 16:47, 102F
→
10/17 18:00, 2年前 , 103F
外商收很多DV 不是因為DV可以當SA好嗎... 再者強的
10/17 18:00, 103F
→
10/17 18:00, 2年前 , 104F
整合三者都會碰 這些根本不會跳 弱的DV也只會dump
10/17 18:00, 104F
→
10/17 18:00, 2年前 , 105F
fsdb叫整合看罷了Tweaker環境也建不好...
10/17 18:00, 105F
→
10/17 18:09, 2年前 , 106F
然後一般來說 UPF CDC ESL NoC 這全是不同team 單
10/17 18:09, 106F
→
10/17 18:09, 2年前 , 107F
就DV生態 能全碰的 主管應該不是普通人...
10/17 18:09, 107F
推
10/17 18:52, 2年前 , 108F
推強者
10/17 18:52, 108F
推
10/17 19:44, 2年前 , 109F
謝謝分享。求內推
10/17 19:44, 109F
推
10/17 19:52, 2年前 , 110F
推 感謝分享
10/17 19:52, 110F
推
10/17 21:25, 2年前 , 111F
推推
10/17 21:25, 111F
推
10/17 22:02, 2年前 , 112F
M 果然強大！
10/17 22:02, 112F
推
10/17 22:29, 2年前 , 113F
感恩推推
10/17 22:29, 113F
推
10/17 22:53, 2年前 , 114F
推推，很詳細！
10/17 22:53, 114F
→
10/18 02:26, 2年前 , 115F
業界有很多叫DV的職位 因為不同公司或部門差異很大
10/18 02:26, 115F
→
10/18 02:26, 2年前 , 116F
加上DV相關的資料比起DE少很多 導致很容易誤會DV的
10/18 02:26, 116F
→
10/18 02:27, 2年前 , 117F
工作內容 因此才希望提供更多資訊給有需要的人參考
10/18 02:27, 117F
→
10/18 02:27, 2年前 , 118F
p.s.這篇其實是徵才文沒錯XD 有想挑戰的歡迎聯絡我
10/18 02:27, 118F
推
10/18 09:32, 2年前 , 119F
跟某a認真就輸了啦 笑笑就好
10/18 09:32, 119F
推
10/18 10:56, 2年前 , 120F
dv....高不高級不知道啦 但人很多 多很多很多
10/18 10:56, 120F
→
10/18 10:57, 2年前 , 121F
門檻相對低了一些 但專業起來也很專業
10/18 10:57, 121F
推
10/18 11:25, 2年前 , 122F
感謝分享！！
10/18 11:25, 122F
→
10/18 11:42, 2年前 , 123F
我部門之後好像會找一個DV manager
10/18 11:42, 123F
推
10/18 14:57, 2年前 , 124F
謝謝分享
10/18 14:57, 124F
推
10/18 19:28, 2年前 , 125F
謝謝分享
10/18 19:28, 125F
推
10/19 16:09, 2年前 , 126F
少列了random驗證相關技巧？
10/19 16:09, 126F
推
10/20 23:52, 2年前 , 127F
其實現在DV主管有一半PM的腳色，控管每個design p
10/20 23:52, 127F
→
10/20 23:52, 2年前 , 128F
hase的品質，review design architecture spec, d
10/20 23:52, 128F
→
10/20 23:52, 2年前 , 129F
rive design release schedule, verification, em
10/20 23:52, 129F
→
10/20 23:52, 2年前 , 130F
ulation, chip bring up, chip validation, refer
10/20 23:52, 130F
→
10/20 23:52, 2年前 , 131F
ence code 給software team都要管
10/20 23:52, 131F
‣ 更多 lgen7604 的文章
文章代碼(AID): #1XQn-320 (Tech_Job)
討論串 (同標題文章)
完整討論串 (本文為第 6 之 6 篇)：
排序： 最舊先 | 最新先 | 留言數
在新視窗開啟完整討論串 (共6篇)
‣ 更多 lgen7604 的文章
文章代碼(AID): #1XQn-320 (Tech_Job)