[請益] 封裝廠製程整合vs晶圓廠製程整合已刪文
(*IP是掛VPN的不要在意)
小弟我現職=第一份工作是某晶圓廠製程整合，背景非EE非物理，工院科系的學士畢業
現職主要是負責FEOL的製程整合，BEOL是跟full process有關才會去看
不是先進製程，所以工作內容就是帶lot、做split table
等device的形狀差不多都做到位以後，開始試算implant recipe該怎麼設定
預測電性會做到差TGT多少%、寫test plan、畫scribe monitor
想辦法讓module能在死線前生recipe給我、解low yield之類的
最近收到某個封裝廠的面試邀請，對方說就算跟現在工作內容有差也沒關係，來試試看
想請問一下板上前輩封裝廠的製程整合的工作內容大概是什麼呢？
想自己比較一下跟現職的思考邏輯差異在哪裡
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.71.156 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1624747241.A.9FC.html
推
06/27 07:50,
4年前
, 1F
06/27 07:50, 1F
→
06/27 07:52,
4年前
, 2F
06/27 07:52, 2F
推
06/27 07:55,
4年前
, 3F
06/27 07:55, 3F