[心得] 數位IC面試題目分享
有個朋友在美國工作 豬屎屋RD經驗約8年 電機碩畢
好像因為想要拚看看更高職等跑去面試別家
雖然我覺得他現在已經領很多了 好眼紅XD
不囉嗦上試題
1. 請解釋Vt 對功耗的影響以及為什麼
2. 請問有沒有做過P-min flow (解釋: 用VCD 給P&R tool 吃進去專門降低公耗的)
請問這樣做主要是有那些優點跟缺點? 缺點如何改善?
3. short circuit current 是什麼? 要選用什麼Vt會比較好?
4. 請問lib file裡面的什麼值會決定這個flop的setup time?
5. 在一個大的SoC裡面常常靠近邊緣的兩個flop會有很大的clock skew 有哪些原因?
6. 用latch 有什麼好處跟壞處?
7. Multibit flop有那些好處跟壞處? 如何取捨?
這些題目我覺得比較小眾 不是給剛畢業的人的職缺
他說好像還要面幾關 有跟我分享題目然後我剛好很閒的話再PO給大家了~
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 136.62.167.28 (美國)
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1620005866.A.FA4.html
→
05/03 10:13,
4年前
, 1F
05/03 10:13, 1F
推
05/03 12:11,
4年前
, 2F
05/03 12:11, 2F
推
05/03 12:23,
4年前
, 3F
05/03 12:23, 3F
推
05/03 13:18,
4年前
, 4F
05/03 13:18, 4F
推
05/03 13:43,
4年前
, 5F
05/03 13:43, 5F
→
05/03 14:56,
4年前
, 6F
05/03 14:56, 6F
→
05/03 14:58,
4年前
, 7F
05/03 14:58, 7F
推
05/03 16:59,
4年前
, 8F
05/03 16:59, 8F
推
05/03 17:08,
4年前
, 9F
05/03 17:08, 9F
推
05/03 21:12,
4年前
, 10F
05/03 21:12, 10F
推
05/04 00:11,
4年前
, 11F
05/04 00:11, 11F
推
05/04 00:28,
4年前
, 12F
05/04 00:28, 12F
推
05/04 17:45,
4年前
, 13F
05/04 17:45, 13F
推
05/04 20:12,
4年前
, 14F
05/04 20:12, 14F
推
05/05 00:42,
4年前
, 15F
05/05 00:42, 15F
→
05/05 16:30,
4年前
, 16F
05/05 16:30, 16F
→
05/06 18:26,
4年前
, 17F
05/06 18:26, 17F