Fw: [問題] 5 pin pmos ?

看板Tech_Job作者 (19930905)時間4年前 (2021/02/04 23:06), 4年前編輯推噓8(11推 3噓 24→)
留言38則, 19人參與, 4年前最新討論串1/1
※ [本文轉錄自 Electronics 看板 #1W6_l7AY ] 作者: andyping (19930905) 看板: Electronics 標題: [問題] 5 pin pmos ? 時間: Thu Feb 4 21:51:01 2021 目前在試新製程的layout 昨天突然遇到spice寫法pmos5pin 真的有這個東西嗎？ xmp0 d g s b sub model w=? L=? 一般常理而言應該是4pin吧 想請教有遇過的前輩? 因為他的layout diff就分兩個layer pdiff ndiff 之類的 有些製程考量的原因導致要分開嗎？ 我是原po 目前在弄layout 但看到有5pin的mos 請問算很常見的元件嗎？ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.228.56.74 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1612446663.A.2A2.html ※ 編輯: andyping (36.228.56.74 臺灣), 02/04/2021 21:55:20
→
02/04 22:37, 4年前 , 1F
drain gate source body是基本的 p body接body vdd
02/04 22:37, 1F
→
02/04 22:37, 4年前 , 2F
nbody接gnd 但他告訴我最後sub接gnd的用意是指?
02/04 22:37, 2F
推
02/04 22:42, 4年前 , 3F
x開頭是subckt，這顆MOS裏頭可能有其他寄生元件 ex: diode
02/04 22:42, 3F
→
02/04 22:52, 4年前 , 4F
感覺不是啊 我spi有宣告.subckt model name d g s b s
02/04 22:52, 4F
→
02/04 22:52, 4年前 , 5F
ub跟寄生元件感覺無關 而且他diff分兩個我最近看到有點
02/04 22:52, 5F
→
02/04 22:52, 4年前 , 6F
傻眼 正常layout active region只會一層layer表示 然
02/04 22:52, 6F
→
02/04 22:52, 4年前 , 7F
而跑lvs如果用正常pmos寫法他會missing instance
02/04 22:52, 7F
→
02/04 22:53, 4年前 , 8F
更正 我是拿他製程的cdl呼叫進去的
02/04 22:53, 8F
※ 發信站: 批踢踢實業坊(ptt.cc) ※ 轉錄者: andyping (36.228.56.74 臺灣), 02/04/2021 23:06:55 ※ 編輯: andyping (36.228.56.74 臺灣), 02/04/2021 23:09:43
推
02/04 23:10, 4年前 , 9F
sub 不就是 substrate?
02/04 23:10, 9F
→
02/04 23:12, 4年前 , 10F
對啊
02/04 23:12, 10F
推
02/04 23:15, 4年前 , 11F
是有deep nw的製程嗎
02/04 23:15, 11F
→
02/04 23:15, 4年前 , 12F
我比較想知道的是p sub接地一般不用寫吧 但是昨天遇到
02/04 23:15, 12F
→
02/04 23:15, 4年前 , 13F
的spice 要加 不然lvs會missing instance
02/04 23:15, 13F
→
02/04 23:15, 4年前 , 14F
我是不知為何這個製程需要多此一舉啦?
02/04 23:15, 14F
推
02/04 23:15, 4年前 , 15F
其實也有5t,6t的MOSFET,可以吧well結構畫看看應該可以知
02/04 23:15, 15F
→
02/04 23:15, 4年前 , 16F
道
02/04 23:15, 16F
→
02/04 23:15, 4年前 , 17F
目前沒有用dnw
02/04 23:15, 17F
推
02/04 23:26, 4年前 , 18F
psub to nwell 有寄生 diode 第五隻腳就是 psub pin.
02/04 23:26, 18F
→
02/04 23:51, 4年前 , 19F
瞭解了 那為何4 pin mos可以不用寫呢？
02/04 23:51, 19F
→
02/04 23:54, 4年前 , 20F
dnw只有nmos才有吧
02/04 23:54, 20F
→
02/05 00:06, 4年前 , 21F
目前已解 應該是BCD製程的原因
02/05 00:06, 21F
→
02/05 00:30, 4年前 , 22F
5 terminal 的MOS很多 不是只有bcd才有 RF也有類似的元
02/05 00:30, 22F
→
02/05 00:30, 4年前 , 23F
件 看spice model 怎麼做 基本上LVS就是跟著spice model
02/05 00:30, 23F
→
02/05 00:30, 4年前 , 24F
02/05 00:30, 24F
噓
02/05 00:50, 4年前 , 25F
這文跟科技業的關係是 ？
02/05 00:50, 25F
推
02/05 01:16, 4年前 , 26F
不懂樓上噓什麼，這還是業界範疇的討論啊
02/05 01:16, 26F
推
02/05 01:30, 4年前 , 27F
樓樓上不知道spice 這種回覆情有可原
02/05 01:30, 27F
推
02/05 02:34, 4年前 , 28F
乞丐趕廟公XD
02/05 02:34, 28F
→
02/05 06:32, 4年前 , 29F
同意14樓
02/05 06:32, 29F
→
02/05 09:02, 4年前 , 30F
有些公司會在BCD 製程 出4T跟5T,甚至6T的 model 現在PMI
02/05 09:02, 30F
→
02/05 09:02, 4年前 , 31F
C一堆high-side 應用客戶有各種抬壓需求 有的抬在P-SUB
02/05 09:02, 31F
→
02/05 09:02, 4年前 , 32F
有的抬在DNW有的要在Source 抬,整合很崩潰每次都要幫客
02/05 09:02, 32F
→
02/05 09:02, 4年前 , 33F
戶量測他的需求,客戶也會不爽你們的DSM 這麼難用,所以才
02/05 09:02, 33F
→
02/05 09:02, 4年前 , 34F
衍生出這些5隻腳6隻腳的model
02/05 09:02, 34F
噓
02/05 10:38, 4年前 , 35F
幹！ 蔡逼八！！！ 你隨便一個類比IC mos外圍要掛幾個
02/05 10:38, 35F
→
02/05 10:38, 4年前 , 36F
Diode breakdown多大你爽就好 5T 6T很常見好嗎！
02/05 10:38, 36F
→
02/05 10:40, 4年前 , 37F
GG model team 就包含LVS PDK SPICE
02/05 10:40, 37F
推
02/05 10:44, 4年前 , 38F
而且我們ATD 也會鎖BV 你不懂直接在會議問就好啦！
02/05 10:44, 38F
噓
02/05 10:51, 4年前 , 39F
去問FAB怎麼定義不就好了....好笑的是板上也都是學生
02/05 10:51, 39F
→
02/05 10:51, 4年前 , 40F
回答不了你的問題..
02/05 10:51, 40F
推
02/05 10:54, 4年前 , 41F
應該是下面有墊一層HV_Well，主要應用在大面板LV 1.8V
02/05 10:54, 41F
→
02/05 10:54, 4年前 , 42F
的LVP device
02/05 10:54, 42F
→
02/05 11:06, 4年前 , 43F
DNW
02/05 11:06, 43F
→
02/05 11:08, 4年前 , 44F
我覺得有些意見對的啦 謝謝指教
02/05 11:08, 44F
推
02/05 11:33, 4年前 , 45F
版上哪來那麼多學生，都老人了
02/05 11:33, 45F
推
02/05 13:06, 4年前 , 46F
一堆登入數破三千的老人很多XD
02/05 13:06, 46F
‣ 更多 andyping 的文章
文章代碼(AID): #1W70sGAl (Tech_Job)