[請益] 竹科台積STD layout design

看板Tech_Job作者 (178GeminiGiant)時間5年前 (2020/12/21 15:15), 5年前編輯推噓17(17推 0噓 22→)
留言39則, 22人參與, 5年前最新討論串1/1
各位好 最近收到gg STD layout 的面試邀請 看板上好像沒有這個職缺的資訊 所以想詢問一下大概工作內容？ 而且我是固態畢業的 不知道會不會只是人資衝業績@@ 希望比較了解gg layout的前輩們可以分享一下～ 謝謝 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.138.163.204 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1608534905.A.022.html
推
12/21 15:27, 5年前 , 1F
可以先看車了
12/21 15:27, 1F
→
12/21 15:34, 5年前 , 2F
不是產線三寶或帶賽課長都可以拉
12/21 15:34, 2F
推
12/21 15:42, 5年前 , 3F
祖墳冒煙
12/21 15:42, 3F
推
12/21 15:47, 5年前 , 4F
去面了才知道 你也沒其他選擇
12/21 15:47, 4F
推
12/21 16:41, 5年前 , 5F
你要左邊的保時捷 還是右邊的法拉利
12/21 16:41, 5F
推
12/21 16:54, 5年前 , 6F
不是帶賽課長都行
12/21 16:54, 6F
推
12/21 16:57, 5年前 , 7F
請左轉車版
12/21 16:57, 7F
→
12/21 17:10, 5年前 , 8F
工作內容就畫layout, 薪水跟Dtp其他rd一樣, 也有Dtp
12/21 17:10, 8F
→
12/21 17:10, 5年前 , 9F
的每月加給, 比進fab爽很多了
12/21 17:10, 9F
推
12/21 17:18, 5年前 , 10F
爽翻了
12/21 17:18, 10F
推
12/21 17:33, 5年前 , 11F
爽，產線三寶羨慕嫉妒
12/21 17:33, 11F
→
12/21 17:50, 5年前 , 12F
爽到勃起
12/21 17:50, 12F
推
12/21 17:59, 5年前 , 13F
可以看車了
12/21 17:59, 13F
推
12/21 19:29, 5年前 , 14F
好想去 沒有tape out壓力 但standard cell 嚴格來說不
12/21 19:29, 14F
→
12/21 19:29, 5年前 , 15F
好畫 算pitch之類的東西 高度一樣之類的
12/21 19:29, 15F
→
12/21 19:30, 5年前 , 16F
因為這種layout 需要釋出給其他design house 做apr用
12/21 19:30, 16F
請問需要具備什麼專業繪圖軟體嗎？
→
12/21 20:44, 5年前 , 17F
不算操 不過未來發展也不算好
12/21 20:44, 17F
推
12/21 22:21, 5年前 , 18F
爽領錢
12/21 22:21, 18F
※ 編輯: z010012 (223.138.163.204 臺灣), 12/21/2020 22:24:01
→
12/21 23:17, 5年前 , 19F
祖墳冒煙是好還是壞啦
12/21 23:17, 19F
→
12/21 23:18, 5年前 , 20F
std cell 就是壓縮到爆, lib 仔細K
12/21 23:18, 20F
→
12/22 00:43, 5年前 , 21F
未來發展會不好嗎 未來要外跳IC廠應該蠻搶手的吧
12/22 00:43, 21F
推
12/22 10:25, 5年前 , 22F
回原po virtuoso or layout 以及calibre 驗證 大學有修
12/22 10:25, 22F
→
12/22 10:25, 5年前 , 23F
過vlsi應該會有概念
12/22 10:25, 23F
→
12/22 10:26, 5年前 , 24F
打錯laker
12/22 10:26, 24F
推
12/22 11:32, 5年前 , 25F
發展來說只要製程沒有停止發展 就會需要這個工作 所謂
12/22 11:32, 25F
→
12/22 11:32, 5年前 , 26F
apr是指用A fab的std cell library 進行自動繞線 但l
12/22 11:32, 26F
→
12/22 11:32, 5年前 , 27F
ibrary 裡面的layout 還是要人工
12/22 11:32, 27F
→
12/22 11:32, 5年前 , 28F
不然會很燒錢
12/22 11:32, 28F
→
12/22 13:09, 5年前 , 29F
面過無聲卡一封，後來接到產線製程面試，完全亂槍打鳥
12/22 13:09, 29F
推
12/22 13:36, 5年前 , 30F
ic廠要有整合經驗吧 這跳design house不一定吃香
12/22 13:36, 30F
推
12/22 14:11, 5年前 , 31F
沒錯 whole chip跟fab layout 是兩回事
12/22 14:11, 31F
→
12/22 18:53, 5年前 , 32F
這個很賽喔
12/22 18:53, 32F
→
12/22 18:54, 5年前 , 33F
不過比產線那群人好太多了 哈哈
12/22 18:54, 33F
推
12/22 18:54, 5年前 , 34F
會問這問題代表完全沒有概念
12/22 18:54, 34F
推
12/22 19:13, 5年前 , 35F
沒有的資訊更操
12/22 19:13, 35F
→
12/23 13:29, 5年前 , 36F
再補充一下 whole chip通常都是mixed mode circuit 居
12/23 13:29, 36F
→
12/23 13:29, 5年前 , 37F
多 像analog 蠻多注意事項 mos matching 或是metal 的
12/23 13:29, 37F
→
12/23 13:29, 5年前 , 38F
線寬之類的 不是驗證過就可以了 線寬太細IC燒掉就GG惹
12/23 13:29, 38F
→
12/23 13:30, 5年前 , 39F
甚至乾淨和髒的訊號有些必須要分開擺都有
12/23 13:30, 39F
‣ 更多 z010012 的文章
文章代碼(AID): #1Vu4jv0Y (Tech_Job)