[討論] 1p2m top metal 加寬?

看板Tech_Job作者 (andy19930905)時間5年前 (2020/01/31 19:55), 編輯推噓12(12013)
留言25則, 14人參與, 5年前最新討論串1/1
小弟剛退伍 12月就找到layout 的工 作 目前在led driver 的design house 上班 目前做的是1p2m製程 m2加厚 據說是打線考量才 讓m2加厚的 想請問目前業界有在生產driver ic的公司 是不是這種製程還蠻普遍的? 自己的感覺是跟往常的layout 有稍微差異 ---- Sent from BePTT on my Samsung SM-A750GN -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.73.165.100 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1580471737.A.D43.html

01/31 19:57, 5年前 , 1F
12月開始做 你怎麼知道跟往常的有差異?
01/31 19:57, 1F

01/31 20:04, 5年前 , 2F
平常SoC 1P7M 也是top加厚啊,5X1Z,1U之類的...不一樣是
01/31 20:04, 2F

01/31 20:04, 5年前 , 3F
指?
01/31 20:04, 3F

01/31 20:19, 5年前 , 4F
8K加到10K?12K?
01/31 20:19, 4F

01/31 20:20, 5年前 , 5F
哈 我layout 新手 我是指走線方面 目前的數位電路
01/31 20:20, 5F

01/31 20:20, 5年前 , 6F
很常在poly走met1 但我的電路比較沒有速度考量 理
01/31 20:20, 6F

01/31 20:20, 5年前 , 7F
論上數位電路不是應該要走在pmos nmos的中間嗎?
01/31 20:20, 7F

01/31 20:20, 5年前 , 8F
因為我們面積要小 所以純手動layout 超累
01/31 20:20, 8F

01/31 20:52, 5年前 , 9F
是說跟大學學的差異蠻大 因為大部分只有poly met1
01/31 20:52, 9F

01/31 20:52, 5年前 , 10F
可以用 met2要看走線drc會不會卡到 這都是我目前遇
01/31 20:52, 10F

01/31 20:52, 5年前 , 11F
到的差異
01/31 20:52, 11F

02/01 00:12, 5年前 , 12F
第一次看到1p2m
02/01 00:12, 12F

02/01 00:37, 5年前 , 13F
樓上肯定沒看過Mask ROM,1p1m,讓你拉線痛不欲生
02/01 00:37, 13F

02/01 01:33, 5年前 , 14F
應該是metal layer 間耐壓的問題吧
02/01 01:33, 14F

02/01 03:44, 5年前 , 15F
因為wire bond 打線下去再拉上來有個向上力量,太薄會被
02/01 03:44, 15F

02/01 03:44, 5年前 , 16F
打穿然後拔起來
02/01 03:44, 16F

02/01 03:48, 5年前 , 17F
3p2m (3p with 2 male)
02/01 03:48, 17F

02/01 12:12, 5年前 , 18F
top metal幾乎都會加厚,跟多少m無關
02/01 12:12, 18F

02/01 14:03, 5年前 , 19F
top metal 加厚大部分情況都是為了降低金屬的寄生阻值
02/01 14:03, 19F

02/01 14:04, 5年前 , 20F
現在也很多FAB提供 dual top metal 就是更厚的top metal
02/01 14:04, 20F

02/02 00:11, 5年前 , 21F
top metal加厚是因爲介電質層變厚,以抗壓及阻擋水氣吧
02/02 00:11, 21F

02/02 00:11, 5年前 , 22F
......
02/02 00:11, 22F

02/02 11:49, 5年前 , 23F
不然就在打線處的metal下多畫via支撐
02/02 11:49, 23F

02/02 11:49, 5年前 , 24F
不然有可能打線直接被拔起來
02/02 11:49, 24F

02/03 00:53, 5年前 , 25F
driver IC要耐高壓啊, m2/m1 不拉開一下就breakdown了
02/03 00:53, 25F
文章代碼(AID): #1UD1Mvr3 (Tech_Job)