Re: [請益] 從系統廠EE轉IC designer

看板Tech_Job作者 (SORRY從從)時間8年前 (2017/12/03 00:08), 編輯推噓5(6推 1噓 11→)
留言18則, 8人參與, 8年前最新討論串2/6 (看更多)
※ 引述《eddie7975 (Eddie Yang)》之銘言： : 小弟目前在頗大間系統廠擔任EE 3年 : 曉得EE跳IC Designer幾乎不可能 : 但我對電子電路設計有很高的熱枕 : 我還年輕想說給自己一次機會 : 想請教以下3個問題 : 1.EE 跳 IC Designer小弟認為成功率, 兩者(類比/數位)相較之下跳類比會比跳數位來 得 : 2.類比IC Designer需要會什麼專業技能?(像EE就是選件/算頻寬/模擬系統電路/Layout /? : 3.EE 跳 類比IC公司有哪間推薦的?(小間的也沒關係, 畢竟本身知道要跳到大間的難度 很 : 以上 : 再麻煩解惑了! : 感謝! 小弟是資淺類比電路工程師 雖然年輕 但應該還是能回你問題 1.完全相反 跳數位可能性還高一點 2. 大二電子學 大三類比電路設計 積體電路設計 大四電路專題 透過CIC下線並量測 碩班則是透過台積電下出兩個晶片 即便如此 還是很菜 這行的專業技能最低限度要求的是 你至少有下線經驗 3.目前沒有推薦 等你想好真的要轉類比 並且有認真思考要怎麼累積經驗再說 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.242.203.243 ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1512230920.A.85C.html
推
12/03 00:20, 8年前 , 1F
借問一下 如果是念數位的話也一定要有tapeout經驗嗎
12/03 00:20, 1F
→
12/03 00:20, 8年前 , 2F
現在好像不少數位ics的實驗室都沒有下線了
12/03 00:20, 2F
→
12/03 00:21, 8年前 , 3F
數位不一定要 因為驗證可以靠FPGA
12/03 00:21, 3F
→
12/03 00:25, 8年前 , 4F
即使數位還是建議下線! 跟下線跑過EDA tool才會完整
12/03 00:25, 4F
噓
12/03 00:40, 8年前 , 5F
撈不到錢 開獎壓力又大 何苦呢
12/03 00:40, 5F
→
12/03 00:42, 8年前 , 6F
能下線當然是最好 不過怕實驗室沒這資源 QQ
12/03 00:42, 6F
推
12/03 03:07, 8年前 , 7F
碩班要下2顆 莫非是台大電子所?
12/03 03:07, 7F
推
12/03 07:50, 8年前 , 8F
話說10多年前，我碩班下了1x顆IC
12/03 07:50, 8F
→
12/03 10:03, 8年前 , 9F
下一堆嘎逼G是能幹麻
12/03 10:03, 9F
→
12/03 11:35, 8年前 , 10F
嗯 台大電子 沒下線大概就跟交白卷沒兩樣
12/03 11:35, 10F
→
12/03 11:35, 8年前 , 11F
我想應該不會有人敢這樣賭
12/03 11:35, 11F
推
12/03 12:02, 8年前 , 12F
現在就是下一堆嘎逼G啊 題目變難你有寫跟沒寫都差不多
12/03 12:02, 12F
→
12/04 00:12, 8年前 , 13F
差多了 沒寫一定零分 有寫就不一定
12/04 00:12, 13F
→
12/04 00:12, 8年前 , 14F
看個人造化
12/04 00:12, 14F
推
12/04 00:24, 8年前 , 15F
有差嗎? 認識的沒下還是上前幾豬屎屋啊
12/04 00:24, 15F
推
12/04 00:27, 8年前 , 16F
下嘎逼G終究還是嘎逼G 並沒有比較好
12/04 00:27, 16F
→
12/06 01:01, 8年前 , 17F
是喔 怎麼我聽過沒下的連面的機會都沒有？ 還是MmNR現
12/06 01:01, 17F
→
12/06 01:01, 8年前 , 18F
在都放寬標準了？
12/06 01:01, 18F
‣ 更多 chjh20223 的文章
文章代碼(AID): #1Q8j08XS (Tech_Job)
討論串 (同標題文章)
本文引述了以下文章的的內容：
以下文章回應了本文：
完整討論串 (本文為第 2 之 6 篇)：
排序： 最新先 | 最舊先 | 留言數
在新視窗開啟完整討論串 (共6篇)
‣ 更多 chjh20223 的文章
文章代碼(AID): #1Q8j08XS (Tech_Job)