[心得] 研替面試ARM(新竹)已刪文

看板Tech_Job作者 (俊)時間7年前 (2017/04/15 17:08), 編輯推噓12(12推 0噓 20→)
留言32則, 9人參與, 最新討論串1/1
背景：113EE/112CS 由於是半年前的面試經歷 有些問題可能沒記得那麼清楚 基本上面試只要熟練計結以及數位電路 偶爾會穿插一些OS或copmiler的問題 基本上面試大概分幾個階段 1. Phone interview 一開始先針對你履歷上做過的Project做問答 之後再問一些很基本CA的問題 例如： 一個CPU的cache大小要怎麼決定? pipeline怎麼切才比較好? global/local miss rate差別在哪? 你覺得CA的哪個章節比較難學? (這個問題ARM很喜歡問，被不同人至少問了三次XD) 專業問題結束之後 會要求你用英文自介 這樣就結束這次的phone interview 2. F2F interview 在phone interview結束後的一個多星期 大概會確定有沒有接下來的F2F interview F2F interview總共分三個階段 基本上都是問答觀念題，沒有白板題 第一階段： 跟phone interview是同一個人 基本上已經有先phone interview了 所以沒什麼太大問題 第二階段： 來了兩個人來面試 但其中一個中途有事就先走了 我記得的問題有： Memory consistency model是什麼? 為什麼需要memory coherence? 簡述一下你學過的coherence protocol Hold/setup time是什麼? 當一條critical path太長，要怎麼辦? (其實應該問了比這個還多的問題 但我只記了我印象比較清楚的XD) 第三階段： 最後是一個大主管近來面試 主要就是聊聊天，感覺比較輕鬆XD 但還是有問一點專業的問題： Hardware/Software instruction scheduling 他們的優缺點以及限制是什麼? 知道Verification的流程嗎 三關面試下來差不多三小時半 就這樣結束了這趟面試之旅 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.164.0.182 ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1492247337.A.314.html
推
04/15 17:15, , 1F
推
04/15 17:15, 1F
推
04/15 17:23, , 2F
這面試有深度
04/15 17:23, 2F
→
04/15 17:25, , 3F
然後你有個字拼錯了
04/15 17:25, 3F
→
04/15 18:19, , 4F
深度也還好呀 這些都是CA的基本觀念呀
04/15 18:19, 4F
推
04/15 19:04, , 5F
太強啦，不愧是實驗室扛霸子!!!
04/15 19:04, 5F
推
04/15 19:55, , 6F
印象中最低85k
04/15 19:55, 6F
推
04/15 20:13, , 7F
狂
04/15 20:13, 7F
→
04/15 20:47, , 8F
要找一個懂數位IC+OS的可不多 臺大ICS我看沒有10個
04/15 20:47, 8F
推
04/15 21:07, , 9F
有興趣進ARM的可以來FB群組RISC-V@Taiwan學習, RISC-V有不
04/15 21:07, 9F
→
04/15 21:07, , 10F
少Open source cpu可以學，學了以後進ARM或Andes做CPU都會
04/15 21:07, 10F
→
04/15 21:07, , 11F
更順利。
04/15 21:07, 11F
→
04/15 22:31, , 12F
兩者ISA的設計理念根本不一樣 亂廣告啥
04/15 22:31, 12F
→
04/15 22:33, , 13F
該不會是楊實驗室的吧...
04/15 22:33, 13F
推
04/15 23:00, , 14F
樓上不要亂...
04/15 23:00, 14F
推
04/15 23:04, , 15F
我沒有亂廣告，你要怎麼看ARM,Andes,MIPS ,Sparc的Open imp
04/15 23:04, 15F
→
04/15 23:04, , 16F
lementation? Opensparc非常複雜，Openrisc不夠複雜，要有
04/15 23:04, 16F
→
04/15 23:04, , 17F
ㄧ系列從簡單到難的Open source cpu可以看，只有RISCV社群
04/15 23:04, 17F
→
04/15 23:04, , 18F
有。要學ISA設計，riscv isa dev有非常多討論，ARM的spec沒
04/15 23:04, 18F
→
04/15 23:04, , 19F
有這麼多背後的knowhow.
04/15 23:04, 19F
→
04/15 23:05, , 20F
我在ARM和Andes實習過，兩邊都對我有恩，我也是站在幫他們
04/15 23:05, 20F
→
04/15 23:05, , 21F
培養CPU設計的立場，才推薦RISCV。
04/15 23:05, 21F
→
04/15 23:06, , 22F
培養CPU設計的人才
04/15 23:06, 22F
→
04/15 23:07, , 23F
培養CPU設計的人才的立場
04/15 23:07, 23F
推
04/15 23:11, , 24F
沒錯，學CPU設計，RISCV就是最好的入口
04/15 23:11, 24F
推
04/15 23:14, , 25F
這種來亂的咖小不用理他了 連拼錯字都要特別挑出來
04/15 23:14, 25F
→
04/15 23:14, , 26F
講 這種咖
04/15 23:14, 26F
→
04/15 23:16, , 27F
看了真礙眼
04/15 23:16, 27F
推
04/15 23:29, , 28F
恩恩，要做ARM或Andes的CPU,第ㄧ步當然是要把ISA spec看熟,
04/15 23:29, 28F
→
04/15 23:29, , 29F
但microarch的部份，RISCV有很多Verilog code可以看，要看O
04/15 23:29, 29F
→
04/15 23:29, , 30F
oO可以看ridecore，要看BP和prefetch可以看BOOM,要看基本的
04/15 23:29, 30F
→
04/15 23:29, , 31F
MCU可以看Pulpino，可以多利用。
04/15 23:29, 31F
推
04/16 03:11, , 32F
推RISC-V碩論正在寫xD
04/16 03:11, 32F
‣ 更多 jun0325 的文章
文章代碼(AID): #1OyUCfCK (Tech_Job)