[心得] 文章分享 One Final Design that Stands
分享一個113某教授的FB,他關於晶片工程師的想法,
因為文章本來就是公開的,應該不會有侵權問題吧,
附上原始連結: goo.gl/ZXyWFI
-------------------------------------------------
One Final Design that Stands Out
有個很努力的晶片設計工程師,每天都給我一個完整的晶片設計,也完成全部的驗證流程
。但是我告訴他,你每天都做一顆晶片,但是沒有一顆晶片standout; 而一個不standout
的設計根本就沒有必要花錢去製造。因為晶片製造很貴,而不夠standout就不會有客戶。
我也不會花錢來製造這顆晶片。
我告訴他,我知道你隨時都在工作,我很感激,但是你的工作並沒有成效。或許隨時都在
工作讓你感到secure。但是, 這不是我要的。你可以用幾個月來完成一個設計,但這個設
計必須要在效能上打敗世界上所有的競爭對手,而且客戶會想花錢買。
工程師不解,他認為晶片不做完,就無法完整評估效能,也就不知道到底做得好不好。那
他怎麼進步?
我告訴他,就是因為你一直都在”做”晶片,因此你大部分的時間都在”執行”,你覺得
看到驗證完成的晶片就是工作成果,實際上這個成果並不能帶來任何價值。只是這個過程
讓你感到secure。而也就因為時間都花在執行,因此沒有時間在思考到底什麼才是效能瓶
頸,而你也只注意看bottom-line,卻不去看在bottom-line前的所有細節。
我需要你在沒有實際”執行”的狀況下,卻要完成更多晶片設計。你要利用原本執行的時
間,來思考怎麼樣設計才能贏過競爭對手。如果你認為沒有”執行”完整的設計,就無法
準確的評估效能,那你應該想辦法先對效能評估進行進行模型建立,利用模型來替代真正
的執行(幾毫秒或數秒內),而這個透過模型的質執行結果得要貼近真實。在相同甚至更少
的工作時間(因為一天就24小時不能再多了),進行更多時間嘗試及評估更多設計概念,而
這些設計必須是在符合現況的模型下完成評估。但不是真的花時間或資源去”執行”。
因此,你不該在一天之內做完應該一個晶片設計,而是在一天之內快速的評估數百數千個
電路設計甚至更多,而這些評估必須與實際執行的結果貼近。一直到最後截止期限前,才
最後花全部的資源全力”執行”最終最好的設計一次。
而最好的設計傾全力”執行”一次就夠了。
------------------------------------------------
與大家分享/討論心得。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.249.179.104
※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1492146007.A.4FE.html
推
04/14 13:06, , 1F
04/14 13:06, 1F
→
04/14 13:06, , 2F
04/14 13:06, 2F
推
04/14 13:10, , 3F
04/14 13:10, 3F
推
04/14 13:12, , 4F
04/14 13:12, 4F
→
04/14 13:12, , 5F
04/14 13:12, 5F
→
04/14 13:13, , 6F
04/14 13:13, 6F
推
04/14 13:39, , 7F
04/14 13:39, 7F
推
04/14 13:45, , 8F
04/14 13:45, 8F
推
04/14 13:49, , 9F
04/14 13:49, 9F
推
04/14 14:25, , 10F
04/14 14:25, 10F
→
04/14 14:25, , 11F
04/14 14:25, 11F
推
04/14 14:36, , 12F
04/14 14:36, 12F
→
04/14 15:08, , 13F
04/14 15:08, 13F
→
04/14 15:24, , 14F
04/14 15:24, 14F
噓
04/15 00:25, , 15F
04/15 00:25, 15F
→
04/15 00:25, , 16F
04/15 00:25, 16F
→
04/15 00:46, , 17F
04/15 00:46, 17F