[討論] pcb layout 50歐姆問題

看板Tech_Job作者 (愛迪生)時間8年前 (2016/07/06 23:27), 8年前編輯推噓8(14推 6噓 22→)
留言42則, 25人參與, 最新討論串1/1
放在這不知道有無違反版規 若有的話,還請告知,我會自刪 今日與我家長官討論RF PCB- Layout 基本上trace跟疊構都要匹配成50歐姆 可以用軟體計算(polar) 老大忽然問了一句,如果線寬變大了 妳要調整哪邊才能匹配成50歐姆 (gap?高度?...?) 後來我用軟體模擬 線寬5mil改到13mil 可是匹配質似乎不影響(沒變) 各位板上菁英是我弄錯了嗎 蠻好奇的 如果線寬變大,直接影響的是哪邊? 還請求解 -- Sent from my Android -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.42.61.184 ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1467818834.A.F90.html
→
07/06 23:36m, , 1F
你連甚麼線都沒說 以為大家有天眼通喔
07/06 23:36m, 1F
icro strip
推
07/06 23:37 是這樣, , 2F
線寬大電容大，厚度要調厚？
07/06 23:37 是這樣, 2F
嗎??
推
07/06 23:37, , 3F
決定阻值的參數有哪些？在疊構已經決定的情況下能變動的
07/06 23:37, 3F
→
07/06 23:37, , 4F
有哪些？
07/06 23:37, 4F
→
07/06 23:37不懂, , 5F
思考一下這兩個問題就能想明白了
07/06 23:37不懂, 5F
意思,目前板層為4層版,高度固定了,是厚度增加嗎?
推
07/06 23:42, , 6F
線寬5改13阻抗會影響吧，除非trace短或頻率低
07/06 23:42, 6F
可是模擬軟體跑出來影響不大耶
推
07/06 23:42, , 7F
PCB Trace Resistance Calculator
07/06 23:42, 7F
推
07/06 23:45, , 8F
這樣也能畢業做RF嗎… RD?
07/06 23:45, 8F
不要這樣阿, 還是妳有想法可以分享阿 ※ 編輯: jack6904 (114.42.61.184), 07/06/2016 23:51:27
→
07/06 23:51, , 9F
為什麼不問同事？
07/06 23:51, 9F
因為我沒有同事 ※ 編輯: jack6904 (114.42.61.184), 07/06/2016 23:52:46
推
07/07 00:04, , 10F
影響阻抗最大的是膠水...'其次是斜度
07/07 00:04, 10F
※ 編輯: jack6904 (114.42.61.184), 07/07/2016 00:05:54
→
07/07 00:09, , 11F
看是把參考層的介電厚度降低或是電鍍銅拉厚
07/07 00:09, 11F
推
07/07 00:15, , 12F
調整板厚...
07/07 00:15, 12F
噓
07/07 00:20, , 13F
自己的作業自己想
07/07 00:20, 13F
噓
07/07 00:26, , 14F
粗估微帶線阻抗 Z0袧e/高
07/07 00:26, 14F
→
07/07 00:27, , 15F
Z0x寬/高
07/07 00:27, 15F
→
07/07 00:35, , 16F
線寬變寬阻抗變低啊 一般都是改介電層厚度 跟四層板無關
07/07 00:35, 16F
→
07/07 00:36, , 17F
訊號通常走第一層 第二層GND 所以改1,2層的介電材料吧
07/07 00:36, 17F
噓
07/07 00:37, , 18F
自己作業自己想好嗎，模擬時你負載掛多少
07/07 00:37, 18F
→
07/07 00:41, , 19F
給你個建議 請公司多請個rf工程師 不然 你跟你老闆應該會很慘
07/07 00:41, 19F
→
07/07 00:42, , 20F
當然 PCB這種東西外包也是可以啦
07/07 00:42, 20F
→
07/07 00:42, , 21F
唉 說到這個RF工程師 現在都被當成調matching的惹 QQ
07/07 00:42, 21F
→
07/07 00:45, , 22F
是說原po用polar 所以是在PCB廠?
07/07 00:45, 22F
→
07/07 00:46, , 23F
以前都用TXline 可試算出來的跟polar的有差 有人知道why?
07/07 00:46, 23F
推
07/07 01:35, , 24F
所以說你那個疊構呢?
07/07 01:35, 24F
推
07/07 06:50, , 25F
polar field solver，TXline公式，polar較準
07/07 06:50, 25F
推
07/07 07:15, , 26F
線變寬特徵阻抗絕對有影響！可以去翻微波工程的傳輸線理
07/07 07:15, 26F
→
07/07 07:15, , 27F
論看看。模擬出來沒有影響？只有頻率越低，線長相對短，
07/07 07:15, 27F
→
07/07 07:15, , 28F
才會不需用傳輸線概念看trace
07/07 07:15, 28F
→
07/07 07:29, , 29F
調整PCB疊構
07/07 07:29, 29F
推
07/07 07:56, , 30F
感謝gn大解惑
07/07 07:56, 30F
→
07/07 16:10, , 31F
薪水領到記得匯一些給上面的大大們喔
07/07 16:10, 31F
→
07/07 17:12, , 32F
請善用史密斯chart
07/07 17:12, 32F
噓
07/07 17:35, , 33F
銅厚 線寬 絕緣層厚度！看你想調整什麼？
07/07 17:35, 33F
噓
07/07 17:38, , 34F
如果當層銅厚不想調整，那就是絕緣層厚度！一般絕緣
07/07 17:38, 34F
→
07/07 17:38, , 35F
層影響性佔比較多
07/07 17:38, 35F
噓
07/07 22:09, , 36F
把參考的GND平面挖開，讓線路參考到第三層
07/07 22:09, 36F
→
07/08 00:00, , 37F
超廢材系統廠問題
07/08 00:00, 37F
推
07/08 11:17, , 38F
參考Gnd變到第三或第四層
07/08 11:17, 38F
推
07/08 18:48, , 39F
Copy別人案子就好了啊 我們都這樣
07/08 18:48, 39F
推
07/08 20:49, , 40F
阻抗與截面積成反比,所以線寬變大阻抗應會變低
07/08 20:49, 40F
→
07/08 20:49, , 41F
相對地與trace長度成正比,所以應該再把trace加長
07/08 20:49, 41F
→
07/09 00:00, , 42F
trace變長 阻抗不會變 = =
07/09 00:00, 42F
‣ 更多 jack6904 的文章
文章代碼(AID): #1NVIDI-G (Tech_Job)