[請益] UVM 通用驗證方法學

看板Tech_Job作者 (六本六十六)時間8年前 (2016/04/12 04:37), 編輯推噓2(2推 0噓 1→)
留言3則, 2人參與, 最新討論串1/1
之後工作應該會用到，所以最近這一兩個月在研究SystemVerilog和UVM。SV語法學起來上 手算快，畢竟以前有一些C++物件導向的基礎，所以看SV和看C++差不多。至於UVM目前算 是了解一些基本觀念，例如Sequencer將不同Sequence中的Transaction送到Driver處理， 所以Sequence和Driver中間如何溝通會是個關鍵。現在是參考一個印度人寫的驗證網站， 同時搭配accellera的操作手冊，但是學起來總覺得很生硬，很多東西知道了概念，但是 卻不知道怎麼用。想請教版上專業還有甚麼額外的資源可以補充，謝謝。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 68.181.207.204 ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1460407028.A.932.html
推
04/12 07:58, , 1F
看synopsys或者cadence 的範例
04/12 07:58, 1F
→
04/12 18:15, , 3F
b/smtdv_common/sv
04/12 18:15, 3F
‣ 更多 mrsix 的文章
文章代碼(AID): #1N30hqao (Tech_Job)