[請益] Verification與DFT的選擇

看板Tech_Job作者 (趴趴走)時間10年前 (2015/03/05 23:47), 10年前編輯推噓9(9推 0噓 16→)
留言25則, 11人參與, 最新討論串1/1
各位大大們好， 小弟是碩畢新鮮人剛找工作 有幸錄取兩家ic design house 福利與待遇都差不多 但是職位不太一樣 一個是DFT工程師(design for testability) 一個是 verification驗證工程師 想請問各位大大如果只單看職位的話那個未來會比較有發展性呢？ 謝謝！ -- Sent from my Android -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.83.189.216 ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1425570429.A.07D.html
推
03/05 23:51, , 1F
verification若是寫system verilog 可以學學看
03/05 23:51, 1F
→
03/05 23:52, , 2F
DFT 沒啥特別的 有時候就是整合的人負責 很少會有人
03/05 23:52, 2F
→
03/05 23:53, , 3F
只負責DFT而已 也許未來可能要你去機台測試FT CP
03/05 23:53, 3F
兩個職位都是寫verilog感謝大大們的意見! ※ 編輯: papago79910 (111.83.189.216), 03/06/2015 00:02:51
推
03/06 00:10, , 4F
若是如此 就看你自己 我不愛做DFT 我寧願學學SV
03/06 00:10, 4F
→
03/06 00:10, , 5F
以後轉design會很有幫助
03/06 00:10, 5F
了解了感謝！
推
03/06 00:15, , 6F
Dft
03/06 00:15, 6F
謝謝！
→
03/06 00:44, , 7F
NVIDIA嗎?
03/06 00:44, 7F
不是Nvidia喔 ※ 編輯: papago79910 (111.83.189.216), 03/06/2015 02:24:25
推
03/06 06:20, , 8F
DFT + 1
03/06 06:20, 8F
推
03/06 08:52, , 9F
發展性跟興趣有關，沒興趣，怎麼做都是渣渣..
03/06 08:52, 9F
推
03/06 09:46, , 10F
verification
03/06 09:46, 10F
推
03/06 10:17, , 11F
看興趣,DV有機會往前段跑,DFT有機會往後段跑,沒有一定哪
03/06 10:17, 11F
→
03/06 10:18, , 12F
個發展一定比較好,DV工作機會多, DFT獨特性高...
03/06 10:18, 12F
→
03/06 10:20, , 13F
design一定比較高級的想法已經過時了,yield/dppm/coverage
03/06 10:20, 13F
→
03/06 10:20, , 14F
隨便哪一個出問題都會讓一個產品失敗....
03/06 10:20, 14F
→
03/06 12:37, , 15F
DFT也是design喔 不是只有real function 才是design
03/06 12:37, 15F
推
03/06 13:48, , 16F
如果是CPU的verification會學到超多東西 包山包海
03/06 13:48, 16F
推
03/06 13:49, , 17F
從verification開始 以後接觸project的核心機會比較大
03/06 13:49, 17F
→
03/06 13:53, , 18F
DFT則是高級版的synthesis, 對project了解有限, 但學起來
03/06 13:53, 18F
→
03/06 13:54, , 19F
不管哪種PROJECT都適用, 性質跟backendAPR就很像
03/06 13:54, 19F
→
03/06 13:56, , 20F
觀念還是在於你對scan chain本身的定義有多少
03/06 13:56, 20F
→
03/06 14:00, , 21F
做DFT好處是TOOL使用上, 有機會跟後段接軌, 只要加強一些
03/06 14:00, 21F
→
03/06 14:01, , 22F
physical跟STA的觀念 就可以往APR前進
03/06 14:01, 22F
→
03/06 14:02, , 23F
DFT需要下屬scan chain的timing constraints, 所以往前
03/06 14:02, 23F
→
03/06 14:04, , 24F
做也是沒有問題的,建議先了解DFT在整個ASIC FLOW幹什麼的
03/06 14:04, 24F
很感謝前輩們的意見，也讓我更加的深入了解與全面的思考，讓小弟我心裡有個底了！！ 謝謝 ※ 編輯: papago79910 (111.82.127.107), 03/06/2015 18:55:35
→
03/08 14:21, , 25F
說說看 verification 用 verilog 驗, DUT 是甚麼 ?
03/08 14:21, 25F
‣ 更多 papago79910 的文章
文章代碼(AID): #1K-7fz1z (Tech_Job)