Re: [請益] 請問相關數位ic設計的工作內容與發展性
※ 引述《otac (充滿無限可能..)》之銘言：
: 請問數位ic設計職缺好像有分成 設計、驗証、寫IP的model
: 想請教的是 數位ic的設計不是先用verilog寫出要的功能
: 然後再用verilog寫出waveform來測功能寫的對不對嗎?
: 還是驗証的職缺作的驗証方式又是不同的?
: 另外想請問用verilog寫IP的model是又算另一種工作類型嗎?
: 寫model的好像沒看到什麼討論 不知發展性如何?若轉設計或驗証的工作容易嗎?
: 謝謝~
在比較大型的設計project 一個工程師通常只會負責一部分的設計
所以也只簡單驗證到自己的那一塊
使用的語言包括 verilog, system-verilog, 以後可能會到system-C
至於驗證的工程師 就會把整個project做整體的測試 有沒有符合spec的規範
使用的語言就更多類型了 vera, system-verilog, system-C, C/C++ 都有可能
IP model我不確定你指的是不是像memory之類的behavior model.
If so, 有些類比的 block 不適合用數位的tool做simulation 所以需要寫model來跟
數位部分做co-sim. 通常做類比的人比較需要準備這個.
至於工作的轉換 我覺得驗證至少要會C/C++這種高階語言的能力
我的經驗不見得每間公司都正確 僅供參考 :)
--
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.133.134.57
※ 文章網址: http://www.ptt.cc/bbs/Tech_Job/M.1416626838.A.E95.html
推
11/22 13:55, , 1F
11/22 13:55, 1F
推
11/22 14:49, , 2F
11/22 14:49, 2F
推
11/22 18:25, , 3F
11/22 18:25, 3F
推
11/23 12:10, , 4F
11/23 12:10, 4F