[請益] Analog RD對layout的了解程度

看板Tech_Job作者 (這是什麼)時間11年前 (2014/03/07 23:29), 編輯推噓20(20推 0噓 40→)
留言60則, 20人參與, 最新討論串1/1
小弟入行四年 大都待在小design house 最近公司schedule壓的很緊 弄layout整合的又很菜 就被叫去一起幫看 whole-chip LVS 雖然以前LAB有學過design flow 不過對於解LVS還是不在行 但layout主管對於做design的不會解LVS 覺得不可思議 雖說 有些公司RD也是要自己畫layout 不過對於analog RD來說到底是必備的嗎? -- -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.231.109.187
→
03/07 23:34, , 1F
這個不會真的會被人家質疑你analog在做什麼的....
03/07 23:34, 1F
→
03/07 23:34, , 2F
不是 也是會有專職的layout人員
03/07 23:34, 2F
→
03/07 23:35, , 3F
很多類比RD下對策而已
03/07 23:35, 3F
→
03/07 23:36, , 4F
但有bug你不會看 layout人員更無解
03/07 23:36, 4F
推
03/07 23:39, , 5F
解lvs 跟會layout本質上不一樣八..除非你說的layout
03/07 23:39, 5F
→
03/07 23:39, , 6F
指的是開laker畫的話..是沒錯啦
03/07 23:39, 6F
推
03/07 23:44, , 7F
老實說這東西很吃tool跟經驗
03/07 23:44, 7F
→
03/07 23:46, , 8F
小弟指的會layout是可以自己畫 自己debug
03/07 23:46, 8F
推
03/07 23:52, , 9F
解lvs不是去看指令?這需要designer自己解?不是巴?!
03/07 23:52, 9F
→
03/07 23:53, , 10F
雖然說如果熟CAD tool的lvs語法可以幫忙 但要RD跳下去也太..
03/07 23:53, 10F
推
03/07 23:55, , 11F
他說whole chip 也就是說 把個別lay的合起來時會有lvs err?
03/07 23:55, 11F
→
03/08 00:05, , 12F
個別的都pass。全部連完有error 好像還有很多線short
03/08 00:05, 12F
推
03/08 00:18, , 13F
還有甚麼好說的 作integration那個太廢 文章都講惹菜鳥
03/08 00:18, 13F
→
03/08 00:19, , 14F
叫他一條一條自己去查阿 馬的 designer地位很高的
03/08 00:19, 14F
→
03/08 00:27, , 15F
designer地位很高?? 只能說工作多年看下來，職位沒什麼
03/08 00:27, 15F
→
03/08 00:29, , 16F
尊卑，沒後端support靠designer能幹嘛?大家都是小螺絲
03/08 00:29, 16F
→
03/08 00:31, , 17F
其實要看老板 但多半的design house 很挺Designer
03/08 00:31, 17F
→
03/08 00:32, , 18F
各部門都要優先支援RD
03/08 00:32, 18F
→
03/08 00:33, , 19F
designer地位如何是靠你的專業和能力累積出來的，而不
03/08 00:33, 19F
→
03/08 00:34, , 20F
是自我膨脹自認為高人一等。 這樣遲早被後端的人修理
03/08 00:34, 20F
→
03/08 00:36, , 21F
術業有專攻，先進製程layout,有多少designer能自己做?
03/08 00:36, 21F
推
03/08 00:37, , 22F
layout人員要解掉LVS error吧，有經驗的會跟你說是layout
03/08 00:37, 22F
→
03/08 00:37, , 23F
有問題還是schematic有錯誤
03/08 00:37, 23F
→
03/08 00:39, , 24F
現在EDA tool都蠻聰明的，LVS error方向抓不出是誇張點
03/08 00:39, 24F
→
03/08 00:39, , 25F
但夠專業的analog RD應該可以看出端倪提供線索
03/08 00:39, 25F
推
03/08 02:30, , 26F
每一代tool版本不一樣吧　即便當學生換了一個版本就要適應
03/08 02:30, 26F
→
03/08 02:30, , 27F
突然出問題要找完全是吃經驗　跟程度半點關係都沒有
03/08 02:30, 27F
→
03/08 02:31, , 28F
難道你要expect那些國際大咖教授知道
03/08 02:31, 28F
→
03/08 02:31, , 29F
出現0個錯很可能表示你把VDD跟GND連在一起了...
03/08 02:31, 29F
推
03/08 02:41, , 30F
analog RD去抓whole chip lvs error? 真的頗ㄏ
03/08 02:41, 30F
→
03/08 02:41, , 31F
都入行四年惹該有的價值能力擺在正確位置才對
03/08 02:41, 31F
→
03/08 02:43, , 32F
沒有甚麼自我膨脹高人一等喇 先進製程layout也就比較複雜
03/08 02:43, 32F
→
03/08 02:43, , 33F
是說whole chip layout又不是叫你去搞那種dummy還pitch rule
03/08 02:43, 33F
→
03/08 02:44, , 34F
林盃layout engineer看多惹喇 專業? 顆顆
03/08 02:44, 34F
推
03/08 02:53, , 35F
哀 都出來混那摸多年惹 上網又何必假掰呢 ㄎㄎ
03/08 02:53, 35F
推
03/08 08:06, , 36F
既然術業有專攻,layout解自己工作上的問題不是應該的嗎?
03/08 08:06, 36F
→
03/08 08:07, , 37F
而不是要找人來幫忙,別人幫不了又反過來質疑別人不行
03/08 08:07, 37F
→
03/08 08:07, , 38F
說到底這是誰的責任 誰的業務範圍?
03/08 08:07, 38F
推
03/08 08:21, , 39F
whole chip lvs能出問題的點太多了，叫cad team 的人一起
03/08 08:21, 39F
→
03/08 08:21, , 40F
看比較實在
03/08 08:21, 40F
推
03/08 08:30, , 41F
就遇過sram的spice 出現scale, std cell沒有，單位對不起
03/08 08:30, 41F
→
03/08 08:30, , 42F
來，結果report檔幾百mb,還顯示一堆connection error,這你
03/08 08:30, 42F
→
03/08 08:31, , 43F
從頭一條一條看，看一年也看不出來，如果各block單獨驗都沒
03/08 08:31, 43F
→
03/08 08:31, , 44F
問題，叫cad的人幫忙看會比較快，這不是layout出錯的機會
03/08 08:31, 44F
→
03/08 08:31, , 45F
很大
03/08 08:31, 45F
→
03/08 09:15, , 46F
查lvs就用hcell的方式檢查,之後一層層往上檢查
03/08 09:15, 46F
→
03/08 09:16, , 47F
我們公司的design都沒給過正確的SPI,每次我都自己改給他們
03/08 09:16, 47F
推
03/08 10:19, , 48F
小弟在敝司待六年 還沒被layout叫去解LVS過
03/08 10:19, 48F
推
03/08 10:21, , 49F
LVS當然是畫的那個人解呀 誰知道你在鬼畫符什麼
03/08 10:21, 49F
推
03/08 10:23, , 50F
Sub block就算了 whole chip就頗ㄏ
03/08 10:23, 50F
推
03/08 11:42, , 51F
看一下可以,叫designer解就太過份,誰知道你鬼畫符是畫啥
03/08 11:42, 51F
→
03/08 12:42, , 52F
RD一定看得懂layout在畫什麼，有些較敏感訊號要特別處理
03/08 12:42, 52F
→
03/08 12:43, , 53F
比較常遇到spice寫錯或layout device畫錯
03/08 12:43, 53F
推
03/08 18:53, , 54F
是我會很開心可以多學東西，RD多懂東西總是好的
03/08 18:53, 54F
→
03/08 22:53, , 55F
哪一家類比RD..需要自己畫layout..說來聽聽..Orz
03/08 22:53, 55F
推
03/09 01:55, , 56F
<---自己排layout的RD ... 還要幫忙看 DRC/LVS @@
03/09 01:55, 56F
推
03/09 11:20, , 57F
其實強的Analog RD是都要會的，你是台清交畢業的學生嗎？
03/09 11:20, 57F
推
03/09 11:48, , 58F
先看lvs error~是線路不對還是device對不到
03/09 11:48, 58F
→
03/09 14:52, , 59F
我覺得 layout 沒辦法找到 lvs 的錯誤這一點本身有點誇
03/09 14:52, 59F
→
03/09 14:52, , 60F
張
03/09 14:52, 60F
‣ 更多 ttokin 的文章
文章代碼(AID): #1J6UN6vG (Tech_Job)