[請益] Design Verification 有相關的入門書嗎!?

看板Tech_Job作者x0315x (祐子)時間12年前 (2014/02/10 22:14)推噓4(4推 0噓 4→)

留言8則, 6人參與討論串1/1

各位科技板上的大大你們好... 小弟是剛步入社會沒多久的菜鳥一隻.. 日前有幸錄取了驗證工程師一職... 不過小弟本身是電路設計出身.. 對於 SystemVerilog 跟 UVM 可說是完全沒有接觸過... 所以想請教一下板上的大大們.. 有沒有推薦的關於 Design Verification 的入門書可供學習及參考!? 謝謝^^ -- ◣ ◢ HEY~~~HEY~~~CHAAAAARLIE~! 　。。。。。 ◢ ▁ ◣ ⊙ ⊙ ⊙ .◣ ▼▼▼▼ ㄟ◥ ㄧ◤ \▲▲▲▲ φ ◢ . \ . δ ./ㄨ \\/ˊ◥▄▄◤ \|/ㄑ ( ︶ ˋ\///\/. by Armour@joke -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 36.230.120.16

推

macrady520

02/10 22:27, , 1^F

02/10 22:27, 1^F

推

happynesssyc

02/10 22:38, , 2^F

02/10 22:38, 2^F

推

TripleC

02/11 05:47, , 3^F

02/11 05:47, 3^F