[新聞] 國研院創新晶片堆疊技術厚度僅現在1/150

看板Tech_Job作者exponential7 (臺科萬歲)時間12年前 (2014/01/07 17:23)推噓1(1推 0噓 4→)

留言5則, 5人參與討論串1/1

行動裝置在技術不斷更新下，強調傳輸效率更快、耗能更低。國研院國家奈米元件實驗室已研發出可立體堆疊積體電路(IC)晶片技術，將晶片堆疊厚度縮減成現行工業技術的150 分之1，將和國內半導體晶片及記憶體製造廠合作，推升未來5年後的創新商業產品。　　為了提升手機訊號傳輸效能及降低功耗，手機內的積體電路(IC)發展已經從平面進步成立體結構；國研院經過多年研究，突破現有技術，讓晶片堆疊的厚度只有現在產品的 150分之1，僅50微米。　　國家奈米元件實驗室前瞻元件組組長謝嘉民表示，依現行堆疊技術，晶片之間的距離很大，且傳輸通道只有一個，效率還是不夠快；國研院是在晶片之間製造出超薄的矽薄膜通道，再以多條導線連接，已經可成功堆疊2層晶片，他說：『(原音)如果你要更多功能，那一定要把晶片立體化，那立體化現在的技術上有門檻，因為是晶片跟晶片疊起來，傳遞距離還是非常長，而且頻寬不夠。我們是線路對線路直接連，不是獨立2個晶片做起來。』　　謝嘉民說，這是未來5至7年可能發展的新興技術，在國際電子元件會議(IEDM)上已受到國際重視，預計將和國內國內半導體晶片及記憶體製造廠合作研發，希望2017年可有產品商業化；此外，目前也正積極申請美國5項專利，保護我國技術。 http://news.rti.org.tw/index_newsContent.aspx?nid=475956&id=5&id2=1 -- e = 2.71828182845904523536 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 111.251.242.108

推

twsoriano

01/07 19:33, , 1^F

01/07 19:33, 1^F

→

luxor1119

01/07 19:48, , 2^F

01/07 19:48, 2^F

→

aaasdfg4566

01/07 20:25, , 3^F

01/07 20:25, 3^F