[請益] 聯電 RD研替面談問題(Device/邏輯整合)

看板Tech_Job作者 (伊茲)時間12年前 (2013/12/12 23:06), 編輯推噓5(5推 0噓 6→)
留言11則, 4人參與, 最新討論串1/1
最近接到聯電的研替面試邀約 但直到今天才問到面試的職缺為以下兩個 1. Device RD 2. 邏輯整合 RD 想請問大家這兩個職缺的"工作內容"大致為何 以及"面試"可能會問到哪些面向 (會問專業問題嗎? 大致是哪方面的領域) 因為從名稱上來看，我應該都屬非相關的領域，但還是想積極準備一下面試 請各位給我一點蛛絲馬跡 準備一下~ 謝謝大家!!! -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 42.73.150.54
推
12/12 23:26, , 1F
Device要EE的或是電物做半導體元件的 如過自知不是相關領域
12/12 23:26, 1F
→
12/12 23:27, , 2F
的去應該是浪費時間 純粹HR亂找人 (因為之前去被找面試這部
12/12 23:27, 2F
→
12/12 23:27, , 3F
門 主管跟我說找錯人...我做光學的)
12/12 23:27, 3F
恩恩 謝謝您~~ 但可以請問你那時候被問到哪些"專業問題"嗎? ※ 編輯: sonlyfun 來自: 114.40.87.53 (12/12 23:41)
推
12/12 23:48, , 4F
Deviec研究較多電性和元件沒錯，邏輯則是製程整合，要
12/12 23:48, 4F
→
12/12 23:49, , 5F
比較熟悉半導體製程，不過其實沒差這裡面一堆研究所
12/12 23:49, 5F
→
12/12 23:49, , 6F
不是做這個的
12/12 23:49, 6F
→
12/12 23:50, , 7F
只要稍微有半導體製程的基礎知識進來再學應該也行
12/12 23:50, 7F
謝謝兩位大大，我大概了解了！！！希望面試順利~ ※ 編輯: sonlyfun 來自: 114.40.87.53 (12/12 23:52)
推
12/13 00:01, , 8F
他看到我做光學的就不想問了 倒是很有興趣問了一些雷射 XD
12/13 00:01, 8F
推
12/14 19:08, , 9F
logic都在帶lot device都在電性分析 像開split table
12/14 19:08, 9F
→
12/14 19:08, , 10F
之類的
12/14 19:08, 10F
推
02/19 14:57, , 11F
cccc
02/19 14:57, 11F
‣ 更多 sonlyfun 的文章
文章代碼(AID): #1IgT3YFA (Tech_Job)