[討論] HW硬體工程師所面對到的挑戰

看板Tech_Job作者 (RF達人)時間12年前 (2013/09/24 21:00), 編輯推噓12(12推 0噓 56→)
留言68則, 15人參與, 最新討論串1/3 (看更多)
各位前輩晚安 小弟有個問題想請教 在上一篇有前輩提到在高速訊號會遇到SI/EMC問題 有些IC廠或系統廠都會有SI/PI/EMC Team 是在專門解決這問題的麻? 就我所知，硬體HW在解決EMI這問題，一般都從板子著手，用個銅箔把最有可能 造成EMI問題的訊號線或IC包覆起來，好像是經驗法則，這樣確實有效。 如果是的話 SI/PI/EMC這塊領域的價值在哪呢? -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 101.8.2.37
→
09/24 21:04, , 1F
系統廠HW會自己測EMI嗎?不是都EMI team拿去測後說要改什麼
09/24 21:04, 1F
推
09/24 21:07, , 2F
加shielding都是最後的做法,而且不是所有的EMI問題加了
09/24 21:07, 2F
推
09/24 21:07, , 3F
SI可以事先做模擬建議走線長度、寬度、PCB疊構等等，PI可
09/24 21:07, 3F
→
09/24 21:08, , 4F
以事先驗證計算電源功耗、路徑、VR drop、ripple、地的排列
09/24 21:08, 4F
→
09/24 21:08, , 5F
都有效,另外EMC測項包含的東西又很廣 ESD.CS RS DIP..etc
09/24 21:08, 5F
→
09/24 21:08, , 6F
等等，EMC要預先檢查EMC預留方案，檢討clock走線是否構成回
09/24 21:08, 6F
→
09/24 21:09, , 7F
沒你想得那麼簡單, 另外說到SI 又是另外一個大項目了
09/24 21:09, 7F
→
09/24 21:09, , 8F
路、各種安龜解決方案預留、高低速訊號排列等等等。當然其
09/24 21:09, 8F
→
09/24 21:10, , 9F
你再工作的幾年後應該會比較有感覺
09/24 21:10, 9F
→
09/24 21:10, , 10F
中需要最全能的還是EE了，因為EE甚麼都要懂....這些方案一
09/24 21:10, 10F
→
09/24 21:11, , 11F
開始就要盡可能全部想到，因為花做多時間研究板子的還是EE
09/24 21:11, 11F
→
09/24 21:11, , 12F
另外就是 你所謂的加上銅箔這些都是事後的對策,你可以思
09/24 21:11, 12F
→
09/24 21:11, , 13F
考一下如何在系統設計階段就將SI的東西考慮進去
09/24 21:11, 13F
→
09/24 21:12, , 14F
比如說有的EMC工程師拿到bead就下，覺得EMI有壓下來就好，
09/24 21:12, 14F
→
09/24 21:13, , 15F
不是每間IC廠都有SI或EMC工程師,有時候是AE做DEMO BOARD
09/24 21:13, 15F
→
09/24 21:13, , 16F
結果不知道直流阻抗可以下多大、阻抗要多高，結果SI測不過
09/24 21:13, 16F
→
09/24 21:13, , 17F
時就要一起考慮進去了
09/24 21:13, 17F
→
09/24 21:14, , 18F
結果還要自己回頭計算這個bead可以下多重，不行再找軟體調
09/24 21:14, 18F
→
09/24 21:15, , 19F
整driving strength，有的時候軟體又說原廠只給object code
09/24 21:15, 19F
→
09/24 21:15, , 20F
最後要是測不過所有人的指頭最後還是會指向案子的owner->EE
09/24 21:15, 20F
→
09/24 21:17, , 21F
結果還是要自己拿著板子到處跑。如果遇到那種叫你板子做好
09/24 21:17, 21F
→
09/24 21:18, , 22F
在給他們量的SI/PI/EMC/safety工程師的話，那就要老天保佑
09/24 21:18, 22F
→
09/24 21:19, , 23F
了，第一版layout下去萬一不行要砍掉重練是很痛苦的事情
09/24 21:19, 23F
推
09/24 21:21, , 24F
像我接手一個線路圖、拿80MBz頻寬的重bead下在60MHz的訊號
09/24 21:21, 24F
→
09/24 21:22, , 25F
上面，數字上好像80>60 ok，但是實際上那個60MHz是方波，那
09/24 21:22, 25F
→
09/24 21:23, , 26F
一看就知道不行，果然TR不過。這個算是好改的，只是換個料
09/24 21:23, 26F
→
09/24 21:24, , 27F
當然有的時候板子老闆只安排一兩個EE，還是會有一些意外的
09/24 21:24, 27F
→
09/24 21:24, , 28F
迴路甚麼的沒有搞定，或者客戶的ID就是要亂弄，排不出最好
09/24 21:24, 28F
→
09/24 21:25, , 29F
的placement等等，就要靠這些SI/PI/EMC後續一起修修補補，
09/24 21:25, 29F
→
09/24 21:26, , 30F
還有很多專業的軟硬體也不可能叫EE全部都要會。當然這些工
09/24 21:26, 30F
→
09/24 21:27, , 31F
作解bug的手法也有general rule，但是有些奇技淫巧還是要常
09/24 21:27, 31F
→
09/24 21:27, , 32F
時間走這一塊的工程師才會知道眉角。而且說到demo board的
09/24 21:27, 32F
→
09/24 21:28, , 33F
SI/PI/EMC的解法只能當作參考而已，demo board都大大的不是
09/24 21:28, 33F
→
09/24 21:29, , 34F
可以排到爽就是IC小小的地很大電容多又多 power都超強悍，
09/24 21:29, 34F
→
09/24 21:29, , 35F
外商的很多都這樣，這樣會過是廢話，都只能當作參考而已，
09/24 21:29, 35F
→
09/24 21:30, , 36F
太相信demo board等於抱著石頭隨時準備跳海一樣....
09/24 21:30, 36F
→
09/24 21:30, , 37F
最後還有錢的問題，多一個solution就是一分錢，多上一個彈
09/24 21:30, 37F
→
09/24 21:31, , 38F
片、多一個螺絲、多一片銅箔老闆眼皮都會跳，更不要說有人
09/24 21:31, 38F
→
09/24 21:32, , 39F
傻傻地說"要不要改成金屬外殼"試試看....看...找死啊!
09/24 21:32, 39F
→
09/24 21:40, , 40F
樓上你可以回一篇的XDDD
09/24 21:40, 40F
推
09/24 21:42, , 41F
不要 這樣我不喜歡留下證據...XD
09/24 21:42, 41F
推
09/24 21:43, , 42F
好大一篇感想
09/24 21:43, 42F
推
09/24 21:58, , 43F
推前輩的經驗分享
09/24 21:58, 43F
推
09/24 22:20, , 44F
推用心回覆
09/24 22:20, 44F
→
09/24 22:27, , 45F
有機會的話就去design house吧...很多EMI是IC本身design
09/24 22:27, 45F
→
09/24 22:27, , 46F
很多EMI 是IC本身design 問題造成, 尤其是I/O PAD
09/24 22:27, 46F
→
09/24 22:50, , 47F
emi問題當然emi去解啊，不然他們要幹麻
09/24 22:50, 47F
→
09/24 22:51, , 48F
跟si pi emc比 hw比較吃香啦 通常頭都是hw
09/24 22:51, 48F
→
09/24 23:21, , 49F
一堆公司分HW EMC Layout 通常結果就是大亂鬥 XD
09/24 23:21, 49F
→
09/25 00:01, , 50F
EMI問題就是EMI ME Layout在輪姦EE 然後EE還要到處去跪來解
09/25 00:01, 50F
推
09/25 00:52, , 51F
EMI早期沒想到，事後遇到是重傷
09/25 00:52, 51F
推
09/25 01:27, , 52F
通常EE會去跪EMC都是早期review沒弄好、還有人緣不好的關係
09/25 01:27, 52F
→
09/25 01:28, , 53F
雖然有的公司分工分很細，不過基本上所有的事情都是以EE的
09/25 01:28, 53F
→
09/25 01:29, , 54F
PCB為出發點，因此如果有做HWEE的人不要傻傻的就是只管自己
09/25 01:29, 54F
→
09/25 01:30, , 55F
的EE，強勢再強勢、所有資源排程一把抓、review再review
09/25 01:30, 55F
→
09/25 01:31, , 56F
前期模擬中期除錯後期拿報告一切都要主動出擊，一定要讓支
09/25 01:31, 56F
→
09/25 01:32, , 57F
援部門知道"這個案子是EE會主導" 否則權力分散是很痛苦的
09/25 01:32, 57F
→
09/25 01:33, , 58F
不只是RD的支援部門，還包括所有驗證、生產、品保等部門
09/25 01:33, 58F
→
09/25 01:34, , 59F
要建立"聽我的就對了 反正有錯我負責"也不要怕有爭執
09/25 01:34, 59F
→
09/25 01:36, , 60F
的態度。當然事情管得愈多會愈累，不過這是Trade off。
09/25 01:36, 60F
→
09/25 01:37, , 61F
反正一開始讓各部門放牛吃草，久了沒有人當你是回事，這是
09/25 01:37, 61F
→
09/25 01:37, , 62F
另一種累...
09/25 01:37, 62F
→
09/25 09:42, , 63F
看是要案子掛掉或人掛掉(抖)
09/25 09:42, 63F
推
09/25 12:35, , 64F
這樣更會留下證據 還無法刪掉囧 推文其實比較危險 哈哈
09/25 12:35, 64F
推
09/26 22:07, , 65F
Pcb check 不是都丟給IC FAE check 順便畫押
09/26 22:07, 65F
→
09/26 22:07, , 66F
有問題 call help 就好了嗎？
09/26 22:07, 66F
推
09/26 22:50, , 67F
FAE review是circuit能看到很有限,大部份還是要EE依經驗是
09/26 22:50, 67F
→
09/26 22:52, , 68F
在設計時,多預留一下後路,避免FAE lost可不用割線去解決
09/26 22:52, 68F
‣ 更多 Maxwell3 的文章
文章代碼(AID): #1IGOptWw (Tech_Job)
‣ 更多 Maxwell3 的文章
文章代碼(AID): #1IGOptWw (Tech_Job)