[討論] 畫layout DRC Rules先不用考慮??

看板Tech_Job作者 (小豆豆)時間12年前 (2013/04/18 21:53), 編輯推噓8(8推 0噓 11→)
留言19則, 8人參與, 最新討論串1/1
小弟我強者同學在公司上班, 做的工作偏向於 設計軟體, 軟體功能為自動畫出小型的LAYOUT 例如 電晶體, 電流鏡等等的... 在設計的過程 上司跟他說DRC Rules 先不用考慮沒關係... 以小弟的經驗, 畫LAYOUT的時候 DRC Rules不是應該 要優先考量??.. 請有畫Layout經驗的大大分享一下看法~ -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 124.12.49.164
→
04/18 21:57, , 1F
不考慮之後還是要修啊
04/18 21:57, 1F
推
04/18 21:57, , 2F
也許想要給很多不同製程用的?
04/18 21:57, 2F
推
04/18 22:09, , 3F
每次都check會很慢啊, 不如最後再一次check
04/18 22:09, 3F
→
04/18 22:10, , 4F
這是從軟體設計的角度
04/18 22:10, 4F
推
04/18 22:12, , 5F
你也可以每畫一個就檢查LVS, REX
04/18 22:12, 5F
→
04/18 22:12, , 6F
更正 PEX 打錯
04/18 22:12, 6F
喔喔~ 他那個考慮好像不是指驗證的部分, 而是在寫程式時不考慮DRC Rules下去寫~ ※ 編輯: linkone 來自: 124.12.49.164 (04/18 22:14)
→
04/18 22:14, , 7F
老領域變不出新花樣 EDA已死
04/18 22:14, 7F
推
04/18 22:17, , 8F
簡單的space, width 你可以擋掉 但是只是簡單的
04/18 22:17, 8F
→
04/18 22:21, , 9F
軟體自動畫出小型的layout是只APR軟體嗎? 那的確可以先不考慮
04/18 22:21, 9F
→
04/18 22:22, , 10F
DRC阿，畢竟每個製程的design rule不同。
04/18 22:22, 10F
推
04/18 22:27, , 11F
你先徹底了解drc rule 就知道好不好在一邊畫得時候擋
04/18 22:27, 11F
→
04/18 22:27, , 12F
這不是先求有再求好嗎，很正常阿..
04/18 22:27, 12F
→
04/18 22:27, , 13F
以及對你軟體設計時有沒有需要及時去擋
04/18 22:27, 13F
→
04/18 22:27, , 14F
老闆是在看他有沒有能力完成自動layout吧...
04/18 22:27, 14F
推
04/18 22:41, , 15F
用soc encounter 就好啦
04/18 22:41, 15F
→
04/18 22:50, , 16F
說不定你同學就是在Cadence擔任 soc encounter團隊的軟體RD。
04/18 22:50, 16F
推
04/18 23:05, , 17F
encounter的阿弟仔都不在台灣..
04/18 23:05, 17F
推
04/18 23:12, , 18F
而且通常畫這種類比的小電路會用Laker或是Virtuoso
04/18 23:12, 18F
→
04/18 23:20, , 19F
看起來像是 Laker ADP
04/18 23:20, 19F
‣ 更多 linkone 的文章
文章代碼(AID): #1HR_hq5V (Tech_Job)