[新聞] 三星電子公佈半導體代工業務技術藍圖 3奈米可能優先用於自家晶片上

看板Stock作者zxcvxx (zxcvxx)時間2年前 (2021/07/29 17:11)推噓9(11推 2噓 13→)

留言26則, 20人參與討論串1/1

原文標題：三星電子公佈半導體代工業務技術藍圖 3奈米可能優先用於自家晶片上 (請勿刪減原文標題) 原文連結： https://bit.ly/2WyKa6w (請善用縮網址工具) 發布時間： 2021年7月29日 (請以原文網頁/報紙之發布時間為準) 原文內容：三星電子（Samsung Electronics）最近在中國半導體代工論壇上公佈了半導體代工（ semiconductor foundry）業務的路線圖（技術藍圖）。路線圖包含 2021 年下半年量產第一代 4 奈米晶片，2022 年量產第二代 4 奈米晶片， 2023年量產第二代 3 奈米晶片的計劃，但並不包括第一代 3 奈米晶片的量產計劃。分析師指出，三星電子沒有公開第一代 3 奈米晶片的計劃，可能是因為打算首先將 3 奈米製程應用於自己設計的晶片。三星可能會在 2022 年末推出 3nm Exynos 處理器。3GAE（3nm Gate-All-Around Early ）技術是三星 3nm 製程的早期迭代，只會被使用於製造Exynos處理器的System LSI。也許這就是公司路線圖中缺少它的原因。3GAP（3nm Gate-All-Around Plus）將在2023年的某個時候用於製造晶片，預計將提供給更廣泛的客戶。當三星推出基於 MBCFET 的 3nm 製程節點時，與7nm LPP相比，性能提高 35%，功耗降低 50%，面積減少 45% 。該公司曾宣布預計將在 2021 年使用 3nm 技術製造晶片，但現在已推遲到 2022 年末。在此之前，三星代工廠的客戶預計將轉向 4LPE（4nm Low Power Early）和 4LPP（ 4nm Low Power Plus)用於他們的晶片，例如高通驍龍 895 可能基於 4nm 技術，然而，因三星製程良率不彰，外媒指高通驍龍895+ 將由台積電4 奈米。三星3 奈米與 5 奈米相比，體積要小 35%，性能和電池效率方面分別提高了 15% 和 30% 。台積電也在開發 3 奈米技術，目標 2022 年推出。三星的 3 奈米製程採用 GAA （環繞閘極）架構，而非 FinFET（鰭式電晶體）。 GAA 架構將電晶體的柵極和通道的接觸面提高到四個，與 FinFET 相比，藉由增加一個面來提高效率。三星在3nm上使用的GAAFET（Surround Gate Field Effect Transistor）採用奈米線（nanowire）但將其擴展為“MBCFET”（Multi-Bridge Channel Field Effect Transistor；多橋溝道場效應電晶體），即基於奈米層片（nanosheet）而不是奈米線，如下圖所示。美國 EDA 大廠新思科技（Synopsis）上個月（2021.6）宣布，與三星電子合作，完成了 GAA 3 奈米製程的流片（Tape Out）。因此，三星有望在驗證後開始測試 3 奈米技術。心得/評論： ※必需填寫滿20字根據最近公開的技術路線圖，分析師認為3奈米將優先套用於三星自家晶片，預計最快 2022年末推出。 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 203.145.192.245 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1627549918.A.A37.html

→

mom213

07/29 17:13, 2年前 , 1^F

07/29 17:13, 1^F

→

idernest

07/29 17:14, 2年前 , 2^F

07/29 17:14, 2^F

推

liuche

07/29 17:16, 2年前 , 3^F

07/29 17:16, 3^F