[情報] 數位IC驗證工作大缺

看板Soft_Job作者 (WhyMe)時間11年前 (2014/10/16 13:51), 編輯推噓3(3推 0噓 4→)
留言7則, 6人參與, 最新討論串1/1
小弟在 IC design house 任職 最近發現數位 IC驗證的職缺快速成長 一般我們稱之 DV, Design verification 蠻適合 Sofeware backgroud 的人做的 有興趣的朋友可以 google 看看 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.135.250.104 ※ 文章網址: http://www.ptt.cc/bbs/Soft_Job/M.1413438683.A.AA0.html
→
10/16 18:57, , 1F
有些概念還是要先知道，像是clock、verilog的blocking、
10/16 18:57, 1F
→
10/16 19:00, , 2F
non-blocking，台灣大部份小design house還是不重視這個
10/16 19:00, 2F
→
10/16 21:48, , 3F
台灣的前面一點house都不一定注重了...
10/16 21:48, 3F
→
10/16 22:45, , 4F
verilog......(研究所考計組通通抱鴨蛋的人路過)
10/16 22:45, 4F
推
10/17 00:58, , 5F
只要提高PAY到跟designer同等級相信就不會那樣缺人了
10/17 00:58, 5F
推
10/22 09:53, , 6F
職缺增加但Pay有跟著增加嗎?
10/22 09:53, 6F
推
10/22 14:31, , 7F
clock domain cross 都不去注意常常看到的說
10/22 14:31, 7F
‣ 更多 twicm 的文章
文章代碼(AID): #1KFrpRgW (Soft_Job)