[問題] 有什麼好的死結(deadlock)示意圖呢?
我目前正在寫一份機電整合的文章,
談到MCU的死結問題,
在某個機電整合的系統中,有兩個MCU之間會因為雜訊造成死結,
看這篇文章的大多是機械控制領域的人,沒修過OS和計結
請問,有沒有什麼好的示意圖,可以清楚表達兩個運算單元之間的死結呢?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.122.46.72
※ 編輯: deo2000 來自: 140.122.46.72 (07/15 16:05)
→
07/15 16:27, , 1F
07/15 16:27, 1F
推
07/15 20:21, , 2F
07/15 20:21, 2F
→
07/15 21:48, , 3F
07/15 21:48, 3F
→
07/16 16:34, , 4F
07/16 16:34, 4F
→
07/20 01:13, , 5F
07/20 01:13, 5F
→
07/23 10:05, , 6F
07/23 10:05, 6F
→
07/25 09:16, , 7F
07/25 09:16, 7F