[轉錄]Re: [問卦] CPU時脈是不是已趨近極限

看板PCSH91_305作者nfsong (圖書館我來了)時間14年前 (2010/01/26 23:12)推噓0(0推 0噓 0→)

留言0則, 0人參與討論串1/1

※ [本文轉錄自 nfsong 信箱] 作者: Daredevi1 (三井) 看板: Gossiping 標題: Re: [問卦] CPU時脈是不是已趨近極限時間: Thu Jan 21 10:31:02 2010 III-V族在電子的mobility雖然高過Si很多,但是電洞的mobility略低於Si Si上面strain的技術已經很成熟了,III-V這種電洞mobility很難進入商業化的邏輯製程至少檯面上大家到15nm的road map是根本沒考慮III-V 換句話說二十年內III-V是沒機會進入LSI的... Si製程的深與廣不是三五族能輕易取代的上個說要當三五族的台積電的公司叫做博達他成長了還是幻滅了? 四倍線寬?你說的是曝光的倍率吧,光罩線寬與實際線寬=4:1是行之有年的業界規格跟你說的resolution...很沒關係.請問一下你懂litho嗎? 三星核心工程師??10nm device?Graphene要成功了? 三星跟ibm聯盟買22nm是嫌錢太多?為何不進軍你說的Graphene製程三星花個幾億在都還不知道是不是下一代規格的 euv是嫌錢太多?? EUV的波長是15nm,是目前曝光機193nm的十多分之一, 193nm immersion根據intel的預測加上triple pattening 極限大概落在12nm tech node 那15nm的波長要落在哪哩呢??? 不要看了幾篇paper或是聽了某某的一次演講就高潮了... 實際做個22nm sram array,等你看到良率的時候,再高潮還來得及加油,好嗎? : : 噓 nosame:很好，見一次嘘一次 01/21 04:37 : 因為一群人活在島國太久了 : 自以為畢業就是應該領幾十萬的上帝 : mobility 就是charge 的移動速度直接影響到 : device的速度 : 這也就是為什麼GaAs 會取代Si 成為高頻元件(for example: RF : 的材料但是這個材料難以處理又稀少 : 現有的Lithography技術即使線再細 : 因為使用multiplication 的光罩技術 : 所以實際的Pitch size都是四倍線寬甚至更多 : 從三星出來的核心工程師 : 說三星早在他出來前就已經在研究10nm 製程技術 : Graphene目前最先進的製程 : 可以長在大面積的substrate : 被列為機密 : 當然不是你在nature上搜尋到那篇用nikel長的還充滿著缺陷 : 的學術研究 : Process 相容於目前的IC industry : 現在表面上只欠缺幾項重要的屬性 : 而Graphene也就是之前紅的半天的奈米碳管的平面結構 : 是的奈米碳管被拆開來攤平有了更好的結果 : 另外一個相容的單晶 ZnO 有各種良好的屬性 : 他同時是透明材料有高Mobility又是Piezoelectric : 又能改變P N type 相容能彎 : 說實在的繼續打下去打幾天都打不完 : 所以你可以不用擔心了 : 因為生產半導體製程儀器的公司都在做了 : 這又是另一個故事 : 不過我想三星正式公佈他的技術時 : 大家還在懷念韓國要因為短期債務亡國的消息吧 -- ※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 69.121.139.28

推

gbasam

01/21 10:34,

01/21 10:34

推

keepoo

01/21 10:35,

01/21 10:35

→

jason543

01/21 10:36,

01/21 10:36