[轉錄]◇ Re: [討論] 大家都看哪一本邏輯設計呢?
※ [本文轉錄自 nfsong 信箱]
作者: pow (體脂肪35%) 看板: Electronics
標題: Re: [討論] 大家都看哪一本邏輯設計呢?
時間: Sat Dec 2 23:56:43 2006
※ 引述《CuckooBoy (阿書)》之銘言:
: 邏輯設計 大家都看哪一本呢?
: 請教教各位大大
: 看完邏輯設計
: 學會一堆用邏輯元件能組出一些電路(乘法/加法器....等等)
: 不過碰到瓶頸
: 怎麼說?
: 學了那些電路能做什麼?難到老闆真的會須要你寫加法器給他嗎?
: 就像知道 1+1=2 卻不知道對我們生活有什麼幫助
: 我指知道可以用在IC設計....
: 寫VHDL和Verilog會用到一點那些觀念,現在不是都有現成的函式可以叫.....
: 是不是有書能針對這方面有描述的更清楚
就像推文所說
看Rabaey那本之後 應該可以解決你心中的疑惑
數位電路的領域
絕對不是只有VHDL和Verilog那麼簡單
你說「有現成的函式可以叫」
那你以為那些現成的函式是從哪裡來的啊?
電腦真的聰明到可以幫你兜一個無敵的乘法器嗎?
我可以跟你講答案,至少在我可預知的未來裡面這是不可能的
IC(VLSI)設計產業從系統的設計方法大概可以分五種
1.General purpose IC
使用programmable processor 或 DSP
例如Intel的Pentium或很多TI 的DSP
這種使用general purpose的效率通常不好
但是Time to market會很快
power consumption通常很高
2.FPGA
使用programmable logic
應該大家都知道
tim to market也很快
power consumption也蠻高的
如果最後是要做Cell-based ASIC或Full custom ASIC
可以先拿FPGA來測試architecture到底有沒有work
有問題的話要改很快
3.Gate Array
有點像進階的FPGA
跟FPGA不一樣的地方是
他不是整顆晶片拿來燒
而是有人提供你一大堆已經設計好的子電路
並且拿去製造成晶片的半成品 再給你那些子電路的model
然後你設計的時候就是想辦法玩連連看
看怎麼把那些子電路連起來
設計完之後
再送去晶圓廠做最後幾層metal跟via把子電路真的連起來
這個好處是performance比FPGA高
單品的價錢可以比FPGA低
所以一樣 如果是要做Cell-based ASIC或Full custom ASIC
而且已經用FPGA驗證過了 想要小量產
就可以採用gate array的方式
另外補充的是
gate array不限於數位設計
現在已經有公司提供mixed-signal的gate array
意思就是說他有一個半成品
裡面有幾個op amp、VCO、加上FPGA的功能
讓你去設計
http://www.triadsemi.com/ 這家公司現在就在做這種事情
4. Cell-based ASIC (Application Specific IC)
這應該也是大家熟悉的
根據你的需求自己設計邏輯電路
然後寫Verilog跟VHDL
合成的時候順便Optimize
可是重點就在名字裡- 「cell-based」 你用的是人家提供給你的cell
從最小的logic gate(nand、nor、inverter)、flip flop
到中型的電路(加法器、乘法器)
到大型的電路(CPU)
都有人在賣
那就是人家在講的賣IP賺錢
想看看不是每個人都有辦法設計出高效能的加法器或乘法器
你在Verilog裡面輸入一個「+」來表示你要一個32bit的加法器
可是合成的時候*用的是Synopsis內建的加法器或者你跟ARM買的加法器
最後的performance絕對有差
因為是根據需求設計 所以效能絕對比前面三者高
但是time to market因為要把IC送去製造 絕對會很久
通常光是製造就會兩個月
做出來之後還要測
測到有問題的話還要改
即便如此
因為效能真的是好太多了(假設功力好的話)
所以現在有很多當紅的IC設計公司都是以這個方式運作
5. Full custom ASIC Design
這是真正的從頭到尾都自己設計
是真正追求極致的performance的人才會採用這個方法
想想那些cell子電路都要自己設計
就不知道要花多少時間
前一篇的推文裡面有提到加法器還是乘法器
我這邊提供一篇比較flip-flop(暫存器)的paper
http://www.ece.ncsu.edu/asic/ece733/papers/FlipFlop_and_Latches/
Stojanovic99.pdf
縮網址:http://tinyurl.com/sk6ek
打開文件之後不用看文字
一路看下去 所有的電路圖都是暫存器
重點是沒有一個暫存器是用NAND、NOR那種logic gate兜起來的
順帶一提裡面暫存器的名稱有點暗示了是哪裡用的
例如PowerPC603、StrongARM、K6 ETL
現在那些印度人跟中國人都在努力要吃IC設計這塊大餅
沒有別的原因
施振榮的微笑曲線說明了一切
沒辦法打品牌、也沒辦法作fundry
要賺大錢當然是做IC設計
如果你剛好在這個產業裡面
想要降低你的「被取代性」
最好的方法就是增加自己知識的廣度跟深度
你會的東西越少人懂越好(假設是有用的)
如果你說加法器跟乘法器從函示庫叫就有了
你覺得這種事情印度人跟中國人不會做嗎?
其實數位IC還有很多剛學完邏輯設計的人想都想不到的東西
例如verification
一顆IC這麼複雜
設計出來之後要怎麼樣才能在最短的時間抓到所有的BUG(因為不可能沒有BUG)
tape out之後要怎樣才能最有效率的量測
又例如有人從架構方面去研究怎樣才有最好的performance
推文裡面那本Rabaey的書有提到logic effort(請上google)
另外2002年有一篇paper
"The optimal logic depth per pipeline stage is 6 to 8 FO4 inverterdelays"
這都是學問
我覺得代表電機最特別的四門學問是
邏設、電子、電路、電磁(抱歉囉communicatino跟signal processing!我的數學不好)
前三個學問都是電機獨一無二的
邏設打的是數位設計的底
電子電路不止介紹固態電子的特性
也跟訓練我們辨識topology的能力
(一個電路圖,上下是power supply,左邊是input,右邊是output,多神奇啊)
電磁雖然物理系也有
不過我們拿來跟電子、電路結合了 所以有microwave的領域
也許你會跟我一樣
當初學邏設覺得很白癡
可是未來走的卻是這條路也不一定阿
所以.....加油吧! :)
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 24.211.186.84
推
12/03 00:00,
12/03 00:00
推
12/03 01:57,
12/03 01:57
推
12/03 02:03,
12/03 02:03
推
12/03 08:43,
12/03 08:43
推
12/03 09:10,
12/03 09:10
→
12/03 09:10,
12/03 09:10
推
12/03 09:47,
12/03 09:47
推
12/03 10:19,
12/03 10:19
推
12/03 10:19,
12/03 10:19
推
12/03 10:19,
12/03 10:19
推
12/03 10:19,
12/03 10:19
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 163.23.22.28