看板 [ NTUEE113HW ]
討論串[助教] 大二交電Verilog延期　＆　加開ＴＡ時段
共 2 篇文章
內容預覽： 開啟 | 關閉 | 只限未讀
首頁
上一頁
1
下一頁
尾頁
#2
Re: [助教] 大二交電Verilog延期　＆　加開ＴＡ時段
推噓8(8推 0噓 16→)留言24則，0人參與, 最新作者TommyKSHS (湯米)時間15年前 (2010/12/12 17:35), 編輯資訊
0
0
0
內容預覽:
能否請助教提供一個穩定的環境讓我們能寫 verilog 呢？. 工作站的空間一直被莫名奇妙的占掉 100%. 我們根本沒辦法存檔或是 compile 之類的. 這樣再延幾個禮拜或是加開幾個 TA 時段都不是辦法吧…. --. ╭═══╤═══╮ ╰═╮ ╭═╯. │ │ │╭═和平，土地，麵包═╮
#1
[助教] 大二交電Verilog延期　＆　加開ＴＡ時段
推噓5(5推 0噓 5→)留言10則，0人參與, 最新作者a77d4e06 (喵~>"<||)時間15年前 (2010/12/08 00:07), 編輯資訊
0
0
0
內容預覽:
各位同學大家好，我是這次負責Ｖerilog的助教李嘉祥，. 由於許多同學來信，希望能夠延期＆加開ＴＡ時段，. 經過與教授討論後決定延期一個禮拜，. 所以Deadline改為 12/16 禮拜四 23:59，. 另外也加開TA時段，時段為(12/14)禮拜二，晚上5:00~10:00，. 地點為電二
(還有119個字)
首頁
上一頁
1
下一頁
尾頁