[助教] Verilog Server
昨天的TA_hour時所有的SERVER都同時間掛掉，
後來找到原因是另一個課程的同學使用不當，造成硬碟空間不足，
現在已經可以順利COMPILE了，
另外把昨天大家問的問題整理出來，給還沒完成作業的同學，
1. compile時請把tb檔放第一個，並請盡量用cad31~33或其他Solaris的系統
2. 要看nWave檔請在tb檔的initial begin後加入兩行指令，$fsdbDump...(投影片裡有)
並起把filename換成.fsdb格式，例如adder.fsdb。
3. 打不開nWave、debussy或是無法執行ncverilog，請source license，指令如下，
source ~cvsd/cvsd.cshrc (nWave & debussy)
source ~cvsd/verdi.cshrc (ncverilog)
4. 在nWave裡如果出現紅色訊號(除了一開始以外)，代表你的來源訊號有問題，
如果是出現z，代表那條訊號沒有給值。
5. 如果gedit打不開，請愛用vim，相關指令網路上可以輕易查到，
或是直接在本端電腦寫完後用FTP上傳到工作站。
作業的deadline是明天晚上24:00前，大家加油。
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.112.17.190
推
12/15 21:16, , 1F
12/15 21:16, 1F
推
12/15 22:22, , 2F
12/15 22:22, 2F